-
公开(公告)号：CN118335143A
公开(公告)日：2024-07-12
申请号：CN202410475769.2
申请日：2024-04-19
Applicant: 清华大学
IPC: G11C11/413 , G11C29/42
Abstract: 本公开的实施例提供一种存储装置、电子设备和存储装置控制方法。该存储装置包括：NVSRAM阵列、SRAM操作电路、非易失存储操作电路、纠检错电路、输入输出接口电路、列选电路，其中，纠检错电路与输入输出接口电路耦接，纠检错电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，列选电路与NVSRAM阵列耦接，非易失存储操作电路与NVSRAM阵列耦接；纠检错电路被配置为对输入输出接口电路与SRAM操作电路之间传输的数据进行编码和解码，判断数据是否发生错误并纠错；列选电路被配置为隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离数据读写操作和数据恢复操作。该存储装置可以提高数据读写、备份、恢复的可靠性。
-
公开(公告)号：CN118335145A
公开(公告)日：2024-07-12
申请号：CN202410476041.1
申请日：2024-04-19
Applicant: 清华大学
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括NVSRAM阵列、SRAM操作电路、非易失存储操作电路、纠检错电路、输入输出接口电路、列选电路，其中，纠检错电路与SRAM操作电路耦接，SRAM操作电路与输入输出接口电路耦接，SRAM操作电路与列选电路耦接，列选电路与NVSRAM阵列耦接，非易失存储操作电路与NVSRAM阵列耦接；纠检错电路被配置为对目标数据进行编码和解码并判断目标数据是否发生错误并纠错；列选电路被配置为隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离数据读写操作和数据恢复操作。该存储装置可以提高数据读写、备份、恢复的可靠性。
-
公开(公告)号：CN118335144A
公开(公告)日：2024-07-12
申请号：CN202410475909.6
申请日：2024-04-19
Applicant: 清华大学
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置包括：NVSRAM阵列、SRAM操作电路、非易失存储操作电路和列选电路，其中，列选电路与NVSRAM阵列耦接，SRAM操作电路与列选电路耦接，非易失存储操作电路与NVSRAM阵列耦接；非易失存储操作电路被配置为对NVSRAM阵列中被选择的NVSRAM单元中的SRAM存储子单元数据进行数据备份操作；列选电路被配置为选择NVSRAM阵列中需要被操作的对象单元列，以及对对象单元列中的非易失存储子单元数据进行数据恢复操作；以及列选电路还被配置为隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离数据读写操作和数据恢复操作。该存储装置可以提高数据读写、备份、恢复的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN117636953A
公开(公告)日：2024-03-01
申请号：CN202311595782.3
申请日：2023-11-27
Applicant: 清华大学
IPC: G11C11/416 , G11C11/411
Abstract: 本公开的至少一实施例提供一种存储器阵列、电子装置及存储阵列的操作方法。该存储器阵列包括多个非易失性静态存储器存储单元、多条电源线和多条地线。该多个非易失性静态存储器存储单元排列为多行多列且被配置为执行数据存储以及数据备份与恢复；多条电源线被配置为给多个非易失性静态存储器存储单元提供第一电源电压，其中，多条电源线分别在第一方向与对应的存储单元列电连接，多条电源线在第二方向短接；多条地线被配置为给多个非易失性静态存储器存储单元提供第二电源电压，其中，多条地线分别在第一方向与对应的存储单元列电连接，多条地线在第二方向短接。该存储器阵列能够在一行存储单元同时进行数据恢复时，保持电源线电压稳定。
-
公开(公告)号：CN117594089A
公开(公告)日：2024-02-23
申请号：CN202311589276.3
申请日：2023-11-27
Applicant: 清华大学
IPC: G11C11/409 , G11C11/4094
Abstract: 本公开的至少一实施例提供一种存储单元、电子装置及存储单元的操作方法。该存储单元包括电源开关子单元、易失性存储子单元以及非易失性存储子单元；易失性存储子单元被配置为使用从第一电源电压端接收的第一电源电压和从第二电源电压端接收的第二电源电压进行操作，且易失性存储子单元包括存储节点；电源开关子单元电连接到易失性存储子单元，且被配置为接收开关控制信号且根据开关控制信号控制是否允许易失性存储子单元使用第一电源电压进行操作。该存储单元、电子装置及存储单元的操作方法能够在数据恢复时通过电源控制信号关闭电源开关子单元以使易失性存储子单元不能使用第一电源电压，破坏易失性存储子单元的稳态结构，可以提高数据恢复成功率。
-
公开(公告)号：CN118335146A
公开(公告)日：2024-07-12
申请号：CN202410476134.4
申请日：2024-04-19
Applicant: 清华大学 , 北京微电子技术研究所
IPC: G11C11/413 , G11C29/42
Abstract: 一种存储装置、电子设备和存储装置的控制方法。该存储装置中列选电路与NVSRAM阵列耦接，第一输入输出接口电路与SRAM操作电路耦接，SRAM操作电路与列选电路耦接，非易失存储操作电路与NVSRAM阵列耦接；非易失存储操作电路被配置为对SRAM存储子单元数据进行数据备份操作；SRAM操作电路被配置为对SRAM存储子单元数据进行第一数据读写操作；列选电路被配置为对非易失存储子单元数据进行数据恢复操作，隔离SRAM操作电路的操作和非易失存储操作电路的操作，以及隔离第一数据读写操作、第二数据读写操作和数据恢复操作；第二输入输出接口电路与NVSRAM阵列耦接，且被配置为对NVSRAM阵列进行第二数据读写操作。该存储装置可以提高数据读写、备份、恢复的可靠性和灵活性。
-
公开(公告)号：CN117636959A
公开(公告)日：2024-03-01
申请号：CN202311595907.2
申请日：2023-11-27
Applicant: 清华大学
IPC: G11C13/00
Abstract: 一种驱动电路、存储器装置及其操作方法。该驱动电路包括耦接的第一控制电路、限流电路和第二控制电路，在驱动电路的工作模式为自停止模式下，第一控制电路配置为根据第一控制信号开启，以将限流操作信号线上的限流电压传输到限流电路；限流电路配置为根据限流电压开启，以将第一操作信号施加到与驱动电路的输出端连接的负载信号线上；第二控制电路配置为根据第二控制信号开启，以将第二操作信号传输到限流电路，根据第二操作信号和来自负载信号线的反馈信号控制限流电路停止施加第一操作信号到负载信号线上。该驱动电路能够实现自停止驱动的功能，能够降低总线上的电压降，并且能避免操作电压持续施加在负载上，从而显著降低功耗。
-
公开(公告)号：CN117238342A
公开(公告)日：2023-12-15
申请号：CN202311332555.1
申请日：2023-10-13
Applicant: 清华大学
IPC: G11C11/409 , G11C11/4094
Abstract: 本公开的至少一实施例提供一种存储单元、电子装置及存储单元的操作方法。该存储单元包括电源开关子单元、易失性存储子单元以及非易失性存储子单元；易失性存储子单元被配置为使用从第一电源电压端接收的第一电源电压和从第二电源电压端接收的第二电源电压进行操作，且易失性存储子单元包括存储节点；电源开关子单元被配置为接收电源控制信号且根据电源控制信号控制是否允许易失性存储子单元使用第一电源电压进行操作。该存储单元、电子装置及存储单元的操作方法能够在数据恢复时通过电源控制信号关闭电源开关子单元以使易失性存储子单元不能使用第一电源电压进行操作，破坏易失性存储子单元的稳态结构，可以提高数据恢复成功率。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.016 seconds)
