公开(公告)号：CN115589732A

公开(公告)日：2023-01-10

申请号：CN202210786416.5

申请日：2022-07-04

Applicant: 三星电子株式会社

Inventor： 李昇珉 ,  金江旻 ,  金俊亨 ,  孙龙勋 ,  任峻成

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B12/00 ,  H10N97/00

Abstract: 一种半导体器件，包括：第一结构，包括外围电路；以及第二结构，在第一结构上。第二种结构包括：堆叠结构，该堆叠结构包括第一堆叠结构和第二堆叠结构；分离结构，穿过第一堆叠结构；存储器竖直结构，在分离结构之间并穿过第一堆栈结构；以及电容器，包括第一电容器电极和第二电容器电极，第一电容器电极和第二电容器电极穿过第二堆叠结构并彼此平行地延伸。第一堆叠结构包括间隔开的栅电极和与栅电极交替地堆叠的层间绝缘层。第二堆叠结构包括间隔开的第一绝缘层和与第一绝缘层交替地堆叠的第二绝缘层。第一电容器电极和第二电容器电极中的每一个具有线形。第一绝缘层和第二绝缘层包括彼此不同的材料。第二绝缘层包括与层间绝缘层相同的材料。

公开(公告)号：CN115472620A

公开(公告)日：2022-12-13

申请号：CN202210647807.9

申请日：2022-06-09

Applicant: 三星电子株式会社

Inventor： 孙龙勋 ,  金俊亨 ,  任峻成

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582 ,  H01L23/48

Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：衬底，其具有第一区域和第二区域；栅电极，其在与衬底的上表面垂直的第一方向上堆叠并且彼此间隔开，并且在第二区域上在第二方向上延伸不同的长度，以具有其上表面被暴露的焊盘区域；沟道结构，其在第一区域上穿透栅电极，在第一方向上延伸，并且分别包括沟道层；接触插塞，其穿透栅电极的焊盘区域，并且在第一方向上延伸；以及接触绝缘层，其围绕接触插塞。栅电极的侧表面在焊盘区域中比栅电极中的位于焊盘区域下方的栅电极更朝向接触插塞突出。

公开(公告)号：CN108511447B

公开(公告)日：2022-11-08

申请号：CN201810163667.1

申请日：2018-02-27

Applicant: 三星电子株式会社

Inventor： 尹琇钰 ,  尹壮根 ,  任峻成 ,  黄盛珉

IPC: H01L27/11517 ,  H01L27/11563

Abstract: 一种垂直存储器件包括：在衬底的外围电路区域上的栅极结构，衬底包括单元区域和外围电路区域，栅极结构包括第一栅电极；在衬底的单元区域上在基本上垂直于衬底的上表面的垂直方向上分别顺序地设置在多个层处的第二栅电极、第三栅电极和第四栅电极；在衬底的单元区域上延伸穿过第二栅电极的第一外延层；在第一外延层上在垂直方向上延伸穿过第三栅电极和第四栅电极的沟道；以及在衬底的外围电路区域的邻近于栅极结构的部分上的第二外延层。

公开(公告)号：CN114520232A

公开(公告)日：2022-05-20

申请号：CN202111357585.9

申请日：2021-11-16

Applicant: 三星电子株式会社

Inventor： 安在昊 ,  金智源 ,  黄盛珉 ,  任峻成 ,  成锡江

IPC: H01L27/11573 ,  H01L27/11582

Abstract: 提供了半导体器件和包括其的数据存储系统。所述半导体器件包括：半导体衬底，具有彼此相对的第一表面和第二表面；背侧绝缘层，位于半导体衬底的所述第二表面下方；外部输入/输出导电图案，位于背侧绝缘层下方；电路器件，包括栅电极和源极/漏极区，电路器件位于半导体衬底的第一表面上；内部输入/输出导电图案，位于半导体衬底的第一表面上，内部输入/输出导电图案具有与栅电极的至少一部分设置在同一水平高度上的至少一部分；贯通电极结构，穿透半导体衬底和背侧绝缘层，并电连接到内部输入/输出导电图案和外部输入/输出导电图案；以及存储单元阵列区域，在半导体衬底的第一表面上设置在比电路器件高的水平高度上。

公开(公告)号：CN114388524A

公开(公告)日：2022-04-22

申请号：CN202111215356.3

申请日：2021-10-19

Applicant: 三星电子株式会社

Inventor： 安在昊 ,  金智源 ,  黃盛珉 ,  任峻成 ,  成锡江

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括：第一基底，包括背对的第一表面和第二表面；模制结构，包括堆叠在第一基底的第一表面上的多个栅电极；沟道结构，穿过模制结构；第一接触过孔，穿透第一基底；第二基底，包括背对的第三表面和第四表面；电路元件，在第二基底的第三表面上；第一贯穿过孔，穿过模制结构，连接第一接触过孔和电路元件，第一贯穿过孔包括第一导电图案以及将第一导电图案与模制结构分开的第一间隔膜；以及第二贯穿过孔，穿过模制结构且与第一贯穿过孔分隔开，第二贯穿过孔包括第二导电图案以及将第二导电图案与第一基底和模制结构分开的第二间隔膜。

公开(公告)号：CN114373490A

公开(公告)日：2022-04-19

申请号：CN202111171793.X

申请日：2021-10-08

Applicant: 三星电子株式会社

Inventor： 安在昊 ,  金智源 ,  黄盛珉 ,  任峻成 ,  成锡江

IPC: G11C7/18 ,  G11C7/22 ,  G11C8/08 ,  G11C8/14

Abstract: 提供了半导体存储装置和包括其的电子系统。所述半导体存储装置包括：第一半导体芯片，包括上输入/输出焊盘；第二半导体芯片，包括下输入/输出焊盘；以及衬底附接膜，附接第一半导体芯片和第二半导体芯片。第一半导体芯片和第二半导体芯片均包括：第一衬底，包括面对衬底附接膜的第一面以及第二面；模制结构，包括栅电极；沟道结构，穿透模制结构并与栅电极相交；第二衬底，包括面对第一面的第三面以及第四面；第一电路元件，位于第二衬底的第三面上；以及接触通路，穿透第一衬底并连接到第一电路元件。上输入/输出焊盘和下输入/输出焊盘分别位于第一半导体芯片和第二半导体芯片的第二面上，并接触第一半导体芯片和第二半导体芯片的接触通路。

公开(公告)号：CN113972214A

公开(公告)日：2022-01-25

申请号：CN202110828263.1

申请日：2021-07-21

Applicant: 三星电子株式会社

Inventor： 金志荣 ,  梁宇成 ,  黄盛珉 ,  成锡江 ,  任峻成

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11565 ,  H01L27/11556 ,  H01L27/11524 ,  H01L27/11519

Abstract: 一种半导体存储器件，包括：第一堆叠结构、第一支撑层、第二堆叠结构、块切割结构、以及在所述第二堆叠结构上并且由第二切割图案分开的第二支撑层。所述第一堆叠结构包括第一堆叠和第二堆叠，所述第二堆叠结构包括由所述块切割结构分开的第三堆叠和第四堆叠，所述第一支撑层在所述第一堆叠和所述第二堆叠上，所述第二支撑层在所述第三堆叠和所述第四堆叠上，第一切割图案包括所述块切割结构上并且连接所述第一支撑层和所述第二堆叠的第一连接，并且所述第二支撑层的所述第二切割图案包括所述块切割结构上并且连接设置在所述第三堆叠和所述第四堆叠上的所述第二支撑层的第二连接。

公开(公告)号：CN111987104A

公开(公告)日：2020-11-24

申请号：CN202010206330.1

申请日：2020-03-23

Applicant: 三星电子株式会社

Inventor： 李炳镇 ,  李东植 ,  任峻成

IPC: H01L27/11519 ,  H01L27/11521 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11582

Abstract: 提供一种半导体器件。该半导体器件包括：堆叠结构，该堆叠结构包括在衬底上彼此间隔开的多个电介质层、插设在所述多个电介质层之间的多个电极、和插设在所述多个电介质层之间的多个停止层；以及穿透堆叠结构的垂直沟道结构。所述多个电极和所述多个停止层中的每个分别设置在所述多个电介质层中的相邻电介质层之间，所述多个停止层包括第一停止层和插设在第一停止层与衬底之间的第二停止层，以及所述多个电极中的至少一个插设在第一停止层和第二停止层之间。

公开(公告)号：CN111754066A

公开(公告)日：2020-10-09

申请号：CN202010142245.3

申请日：2020-03-04

Applicant: 三星电子株式会社

Inventor： 任峻成

IPC: G06Q10/06 ,  G06Q10/08 ,  G06Q50/04

Abstract: 一种用于管理浮动工厂的制造服务设备的操作方法，包括：获得需求位置的电子产品的需求信息；基于所述需求信息和多个浮动工厂中的每一个的状态信息，计算所述多个浮动工厂的至少一个浮动工厂的成本信息；从所述多个浮动工厂中选择对应于计算的指示最低成本的成本信息的浮动工厂；基于所述需求位置和电子产品的组件的制造位置生成所选择的浮动工厂的移动调度信息；将所述移动调度信息发送到所选择的浮动工厂；配置所选择的浮动工厂在移动到所述需求位置的同时，基于所述移动调度信息制造所述电子产品并针对缺陷测试电子产品；以及在所述需求位置供应通过测试的电子产品。

公开(公告)号：CN111725218A

公开(公告)日：2020-09-29

申请号：CN202010201012.6

申请日：2020-03-20

Applicant: 三星电子株式会社

Inventor： 梁宇成 ,  任峻成 ,  黄盛珉 ,  金志荣 ,  金智源

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本公开提供了垂直半导体器件。一种垂直半导体器件包括：多个垂直存储单元，在第一基板的上表面上；粘合层，在第一基板的与第一基板的上表面相反的下表面上；第二基板，在其上具有第一外围电路；下绝缘夹层，在第二基板上；以及多个布线结构，电连接垂直存储单元和第一外围电路。粘合层的下表面和下绝缘夹层的上表面可以彼此接触。