公开(公告)号：CN118763125A

公开(公告)日：2024-10-11

申请号：CN202410872163.2

申请日：2024-07-01

Applicant: 西安电子科技大学广州研究院 ,  西安电子科技大学

Inventor： 董鹏飞 ,  吴洁琳 ,  周弘 ,  张进成 ,  刘志宏 ,  张苇杭 ,  冯欣

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明公开了一种低界面陷阱p‑NiO/n‑Ga2O3异质结二极管及制备方法，解决了p‑NiO/n‑Ga2O3异质结界面处界面陷阱较大，漏电流和导通电阻大的问题。本发明异质结二极管结构其自下而上包括:阴极金属，衬底，n型Ga2O3外延层，n型Ga2O3外延层上方设有p型NiO层，其中n型Ga2O3外延层与p型NiO层之间设有n型NixGa1‑xO层，构成异质pn结。制备方法：清洗外延片、制备n型NixGa1‑xO界面层、制备阴极金属、光刻形成NiO薄膜区、淀积p型NiO薄膜、光刻形成阳极金属区、制备阳极金属。本发明制备n型NixGa1‑xO界面层，通过高温退火使得金属镍扩散到氧化镓中形成界面层，用简单工艺得到了低界面陷阱的异质pn结，提高了器件可靠性和耐压值，减小了漏电流，用于制备高耐压的低界面缺陷氧化镍氧化镓异质结二极管。

公开(公告)号：CN118610274A

公开(公告)日：2024-09-06

申请号：CN202410872165.1

申请日：2024-07-01

Applicant: 西安电子科技大学广州研究院 ,  西安电子科技大学

Inventor： 董鹏飞 ,  唐博文 ,  周弘 ,  张进成 ,  刘志宏 ,  张苇杭 ,  冯欣

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明公开了一种厚绝缘层pin结终端氧化镓肖特基势垒二极管及制备方法，解决了目前pin结终端氧化镓肖特基势垒二极管离子注入形成的绝缘区较浅的问题。本发明自下而上包括：阴极、n‑Ga2O3衬底、圆台结构的n‑Ga2O3外延层、外延层内的上部设有i‑Ga2O3、i‑Ga2O3的上表面设有p‑NiO、阳极设置于外延层圆台上表面并覆盖p‑NiO的部分上表面；在外延层台阶处进行离子注入形成与台阶厚度一样的i‑Ga2O3，将p‑NiO与n‑Ga2O3隔开，实现厚绝缘层pin结终端。制备方法有：清洗外延片、台面刻蚀、离子注入、制备阴极、淀积p‑NiO、制备阳极。本发明仅在离子注入前增加台面刻蚀就实现了厚绝缘层pin结，整体实现高耐压、低漏电的氧化镓肖特基势垒二极管,可用于如电网、高铁等大功率、高压领域。

公开(公告)号：CN118136663A

公开(公告)日：2024-06-04

申请号：CN202410273491.0

申请日：2024-03-11

Applicant: 西安电子科技大学 ,  西安电子科技大学广州研究院

Inventor： 许美 ,  刘志宏 ,  徐美 ,  董高峰 ,  邢伟川 ,  周瑾 ,  杨伟涛 ,  张苇杭 ,  张进成 ,  郝跃

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/10 ,  H01L29/207 ,  H01L29/201 ,  H01L29/20 ,  H01L21/335

Abstract: 一种氮极性增强型氮化镓高电子迁移率晶体管结构及其制备方法，晶体管结构自下而上依次包括：衬底、复合缓冲层、渐变势垒层、势垒层、沟道层，沟道层上设置有钝化层、再生长层及顶层，顶层与再生长层被钝化层隔离开，再生长层上设置有源电极及漏电极，顶层上设置有栅电极，栅电极布设于源电极及漏电极之间；制备方法包括：在衬底层上依次外延生长复合缓冲层、渐变势垒层、势垒层和沟道层，在沟道层表面进行台面刻蚀隔离，直至将二维电子气刻断，再在沟道层表面外延生长再生长层和顶层，在再生长层表面制备源极和漏极，在顶层表面制备栅极，最后在器件表面制备钝化层，并刻蚀窗口；实现了器件增强型工作，并能保持高栅极电容、高栅控能力。

公开(公告)号：CN116469920A

公开(公告)日：2023-07-21

申请号：CN202310162534.3

申请日：2023-02-24

Applicant: 西安电子科技大学广州研究院 ,  西安电子科技大学

Inventor： 冯欣 ,  叶安琪 ,  周弘 ,  任泽阳 ,  张苇杭 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L29/267 ,  H01L29/417 ,  H01L29/861 ,  H01L21/34

Abstract: 本发明公开了一种金刚石氧化镓异质结二极管及其制备方法，属于半导体技术领域。所述二极管包括金刚石衬底、绝缘层、第一阴极金属层、氧化镓薄膜、阳极金属层以及第二阴极金属层。第一阴极金属层设置于绝缘层和氧化镓薄膜之间，因此在所述二极管制作过程中，氧化镓薄膜转移到金刚石衬底的步骤能够在其它工艺结束后进行，其接触质量不会因受其他工艺步骤影响而降低；氧化镓薄膜与金刚石衬底可以形成异质PN结并解决氧化镓散热差的问题，同时增加二极管功率优值，降低二极管的功率损耗。

公开(公告)号：CN116053314A

公开(公告)日：2023-05-02

申请号：CN202310034181.9

申请日：2023-01-10

Applicant: 西安电子科技大学广州研究院 ,  西安电子科技大学

Inventor： 冯欣 ,  赵江涵 ,  周弘 ,  张苇杭 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L29/423 ,  H01L29/51 ,  H01L29/10 ,  H01L29/24 ,  H01L29/78 ,  H01L21/34 ,  H01L21/44

Abstract: 本发明公开了一种二维氧化镓铁电栅增强型场效应晶体管及制备方法，属于半导体器件技术领域，解决了增强型的Ga2O3器件难以制作实现的问题。晶体管包括逐层连接的衬底层、沟道层和电极层。沟道采用机械剥离法或外延法制作Ga2O3薄膜得到，相比于其他制备方法简单易操作，在此基础上，衬底能够在大范围内选择具备良好兼容性的材料，基于电荷存储栅的结构对沟道电导的影响极小，二维铁电栅作为电荷存储栅，利用其面内、面外自发的极化效应收集沟道载流子并耗尽沟道，实现增强型的Ga2O3器件。

公开(公告)号：CN114005867A

公开(公告)日：2022-02-01

申请号：CN202111070445.3

申请日：2021-09-13

Applicant: 西安电子科技大学广州研究院 ,  西安电子科技大学

Inventor： 刘志宏 ,  李蔚然 ,  黎培森 ,  周瑾 ,  邢伟川 ,  李祥东 ,  杨伟涛 ,  周弘 ,  张苇杭 ,  张进成 ,  郝跃

IPC: H01L29/06 ,  H01L29/45 ,  H01L29/778 ,  H01L21/28 ,  H01L21/335 ,  H01L27/07

Abstract: 本发明涉及一种高电子迁移率异质结结构及制备方法、二极管、晶体管，异质结结构包括：衬底、复合缓冲区、沟道层、复合势垒区、离子注入区、凹槽和欧姆接触电极，衬底、复合缓冲区、沟道层、复合势垒区依次层叠；离子注入区贯穿复合势垒区且位于沟道层中，位于沟道层中的离子注入区部分形成n型掺杂；凹槽位于离子注入区中，同时贯穿复合势垒区且位于沟道层中；欧姆接触电极填充凹槽。该异质结结构中，沟道层中的离子注入区形成n型重掺杂，离子注入区中的欧姆接触电极与离子注入区的n型重掺杂之间形成良好的接触，从而实现了具有极低阻值的欧姆接触电极。

公开(公告)号：CN118866984A

公开(公告)日：2024-10-29

申请号：CN202410848778.1

申请日：2024-06-27

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  余龙 ,  樊昱彤 ,  刘茜 ,  冯欣 ,  吴银河 ,  刘志宏 ,  张进成 ,  郝跃

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/417 ,  H01L29/20 ,  H01L29/06 ,  H01L23/31

Abstract: 本发明公开了一种极化结构的氮化镓结势垒肖特基二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至开口中，与n‑‑GaN漂移层接触；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置；钝化层，覆盖在阳极、p‑GaN层、i‑GaN层、AlGaN层、n‑‑GaN漂移层和阴极暴露的表面，钝化层包括第一开口和第二开口，第一开口暴露出所述阳极，第二开口暴露出阴极。本发明能够降低反向泄露电流，以及提高器件耐压。

公开(公告)号：CN116404007A

公开(公告)日：2023-07-07

申请号：CN202310306336.X

申请日：2023-03-27

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  樊昱彤 ,  张进成 ,  冯欣 ,  刘志宏 ,  郝跃

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/762 ,  H01L29/78 ,  H01L29/66

Abstract: 本发明涉及半导体器件技术领域，公开了一种基于SOI和GaN晶圆键合技术的单片异质集成反相器，包括：隔离设置的p沟道Si MOSFET和n沟道增强型GaN HEMT；其中，p沟道Si MOSFET包括衬底、缓冲层、沟道层、势垒层和p‑GaN层、SiO2层和Si有源层，设置于Si有源层上的第一源电极、第一漏电极和第一栅电极；其中，n沟道增强型GaN HEMT包括衬底、缓冲层、沟道层、势垒层和p‑GaN层，以及p‑GaN层表面的第二源电极、第二漏电极和第二栅电极；本发明可以显著提升反相器的工作频率、降低功耗、提高反相器噪声容限，可广泛应用于高频功率器件驱动电路。

公开(公告)号：CN114725093A

公开(公告)日：2022-07-08

申请号：CN202210095232.4

申请日：2022-01-26

Applicant: 西安电子科技大学广州研究院

Inventor： 张苇杭 ,  刘茜 ,  张进成 ,  黄韧 ,  樊昱彤 ,  赵胜雷 ,  刘志宏 ,  郝跃 ,  张晓东

IPC: H01L27/092 ,  H01L21/8258

Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。

公开(公告)号：CN112614890A

公开(公告)日：2021-04-06

申请号：CN202011498785.1

申请日：2020-12-16

Applicant: 西安电子科技大学

Inventor： 赵胜雷 ,  宋秀峰 ,  张进成 ,  刘爽 ,  刘志宏 ,  张苇杭 ,  王中旭 ,  郝跃

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种基于横向肖特基源隧穿结的全垂直场效应晶体管及方法，包括：衬底层(1)、n+缓冲层(2)、n‑漂移层(3)、栅介质层(4)、漏极(5)、栅极(6)、两个源极(7)、两个金属加厚层(8)。本发明中的器件本身为增强型，提高了器件对于噪声的抑制以及电路的安全性，同时增强型器件与现有的栅极驱动电路具有良好的兼容性。本发明可以成功避免宽禁带半导体材料存在的P型掺杂剂激活率低以及P型材料层欧姆接触实现困难等问题。本发明利用栅电压控制肖特基源极隧穿电流的大小，可以实现高电流密度。