-
公开(公告)号：CN117241509A
公开(公告)日：2023-12-15
申请号：CN202310973700.8
申请日：2023-08-03
Applicant: 西安电子科技大学
IPC: H05K5/02 , H05K7/20 , H01F27/22 , H01F27/255 , H01F27/34
Abstract: 本发明公开了一种带翅片散热的分布式气隙三维集成电源，涉及集成电源技术领域，该三维集成电源包括：印刷电路板；位于印刷电路板一侧的有源电路；位于印刷电路板另一侧的磁芯；磁芯包括位于远离印刷电路板一侧的第一表面，其中，第一表面包括多个翅片，沿垂直于印刷电路板所在平面的方向，磁芯的正投影至少覆盖有源电路的正投影。该磁芯既可以作为散热器、也可以作为电感，不仅解决了有源电路中GaN器件的散热问题，提高了功率变换器的效率，同时也能够提高整个氮化镓功率模块的空间利用率。另外，该磁芯采用金属软磁粉芯，通过采用分布式气隙设计降低了相对磁导率，有利于减小对有源电路的电磁干扰。
-
公开(公告)号：CN117195813A
公开(公告)日：2023-12-08
申请号：CN202311125496.0
申请日：2023-09-01
Applicant: 西安电子科技大学
IPC: G06F30/392 , H01F27/255 , H01F1/14 , H01F27/34 , H01F27/36 , H01F27/22 , H05K7/20 , H02M1/00 , G06F30/398 , G16C60/00 , G06F115/12 , G06F115/10
Abstract: 本发明公开了一种完全对称的新型垂直结构负载点模块，涉及电力电子技术领域，包括：氮化镓功率模块、磁芯、绕组、多个印刷电路板和输出电容，磁芯包括上端板、下端板以及位于二者之间的多个支腿，多个印刷电路板包括第一、第二和第三印刷电路板；其中，集成有氮化镓功率模块的第一印刷电路板位于上端板远离下端板的一侧，第二印刷电路板包括多个与支腿对应的开口，并通过开口嵌入在上端板与下端板之间，绕组套接在至少部分支腿上并连接至第二印刷电路板，集成有输出电容的第三印刷电路板位于下端板远离上端板的一侧。由于磁芯的制作材料包括合金粉芯，因此可以减少对有源器件的干扰，降低重载损耗，提高功率密度，也有利于氮化镓器件的散热。
-
公开(公告)号：CN117169674A
公开(公告)日：2023-12-05
申请号：CN202311063096.1
申请日：2023-08-22
Applicant: 西安电子科技大学
IPC: G01R31/26
Abstract: 本发明公开了一种适用于顶部散热GaN器件的热测量开关损耗电路及方法，热测量开关损耗电路中，待测氮化镓器件T1的漏极和辅助氮化镓器件T3的漏极连接至电压源VDC的正极，T1的源极与辅助氮化镓器件T2的漏极连接，T3的源极与辅助氮化镓器件T4的漏极连接，T2、T4的源极均连接至VDC的负极，T1的源极与T2的漏极之间包括第一节点N1，T3的源极与T4的漏极之间包括第二节点N2，电感L的两端分别与N1、N2连接，电容CDC与VDC并联，T1为顶部封装。本发明在利用热测量开关损耗电路测试时T1的热量将会导入陶瓷基板，T2、T3和T4的热量则由印刷电路板的底部散出，使得陶瓷基板有效提取到待测氮化镓器件T1的损耗热，提高了待测氮化镓器件T1的热损耗测量精度。
-
公开(公告)号：CN112614884A
公开(公告)日：2021-04-06
申请号：CN202011490832.8
申请日：2020-12-16
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种基于纵向肖特基隧穿发射结的半导体垂直IGBT及制备方法，包括：P+衬底层(1)、n+缓冲层(2)、n‑漂移层(3)、两个发射极(4)、栅介质层(5)、栅极(6)、两个金属加厚层(7)、钝化层(8)、集电极(9)。本发明简化了IGBT功率器件的工艺制造过程并使得其可以不需要P型基区便可以实现器件功能，提高了器件的击穿电压和降低了器件的导通电阻，从而提升了器件的高输出功率性能。
-
公开(公告)号：CN114156340A
公开(公告)日：2022-03-08
申请号：CN202111350216.7
申请日：2021-11-15
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/205 , H01L29/20 , H01L29/10 , H01L21/335
Abstract: 本发明公开了一种基于复合沟道结构的高电子迁移率晶体管及其制备方法，该器件自下而上依次包括：衬底、成核层、缓冲层、复合沟道层、势垒层，势垒层上面设有源极、漏极和栅极，栅极位于源极和漏极之间，势垒层、源极、漏极和栅极的上表面均设置有钝化层；其中，复合沟道层包括位于底层的GaN层，和位于GaN层上的若干AlGaN层，源极和漏极自势垒层上表面向下延伸至复合沟道层中的GaN层。本发明提供的基于复合沟道结构的高电子迁移率晶体管相比传统器件，同时改善了器件的击穿特性和导通特性，进而大幅度地提高了器件的功率品质因数。
-
Patent Agency Ranking
公开(公告)号：CN112614890A
公开(公告)日：2021-04-06
申请号：CN202011498785.1
申请日：2020-12-16
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种基于横向肖特基源隧穿结的全垂直场效应晶体管及方法，包括：衬底层(1)、n+缓冲层(2)、n‑漂移层(3)、栅介质层(4)、漏极(5)、栅极(6)、两个源极(7)、两个金属加厚层(8)。本发明中的器件本身为增强型，提高了器件对于噪声的抑制以及电路的安全性，同时增强型器件与现有的栅极驱动电路具有良好的兼容性。本发明可以成功避免宽禁带半导体材料存在的P型掺杂剂激活率低以及P型材料层欧姆接触实现困难等问题。本发明利用栅电压控制肖特基源极隧穿电流的大小，可以实现高电流密度。
-
公开(公告)号：CN112614888A
公开(公告)日：2021-04-06
申请号：CN202011490786.1
申请日：2020-12-16
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种基于横向肖特基源隧穿结的准垂直场效应晶体管及方法，准垂直场效应晶体管包括：衬底层(1)、n+缓冲层(2)、n‑漂移层(3)、栅介质层(4)、两个漏极(5)、栅极(6)、两个源极(7)和四个金属加厚层(8)。本发明可以成功避免宽禁带半导体材料存在的P型掺杂剂激活率低以及P型材料层欧姆接触实现困难等问题。本发明利用栅电压控制肖特基源极隧穿电流的大小，可以实现高电流密度。
-
公开(公告)号：CN112133761A
公开(公告)日：2020-12-25
申请号：CN202010887566.6
申请日：2020-08-28
Applicant: 西安电子科技大学
IPC: H01L29/872 , H01L21/329 , H01L29/06 , H01L29/20
Abstract: 本发明涉及一种基于GaN横向结势垒肖特基二极管及其制备方法，此势垒肖特基二极管包括：从下至上依次层叠设置的衬底层、成核层、缓冲层、插入层、势垒层和钝化层；P注入区，设置于缓冲层、插入层和势垒层内，位于缓冲层、插入层和势垒层的一端，P注入区包括若干P区和若干N区，且两个相邻所述P区之间未进行P注入的区域由于存在二维电子气即为N区；阳电极，位于P注入区的上表面；阴电极，位于势垒层的上表面，且位于势垒层远离阳电极的一端。本势垒肖特基二极管及其制备方法，通过P注入区与二维电子气形成梳状的横向PN结，有效屏蔽低势垒高度的肖特基结，可以抑制肖特基势垒降低效应及控制反向漏电流，提高击穿电压，同时保持较低的开启电压。
-
公开(公告)号：CN115472690A
公开(公告)日：2022-12-13
申请号：CN202211014883.2
申请日：2022-08-23
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明属于半导体技术领域，涉及一种具有浅超结的P‑GaN高电子迁移率晶体管及方法,具有浅超结的P‑GaN高电子迁移率晶体管从下至上依次包括衬底、成核层、缓冲层、沟道层、势垒层；所述势垒层上表面的中部设有P‑GaN层，所述势垒层上表面的两侧分别设有源极、漏极，P‑GaN层和源极、漏极之间设有钝化层；P‑GaN层的上表面设有若干个凹槽，每个凹槽上生长N型GaN，或者，P‑GaN层的上表面离子注入N、F、B等离子形成N型GaN；在P‑GaN层的上部设有栅极。本发明提出一种具有浅超结的P‑GaN高电子迁移率晶体管，P‑GaN层进行凹槽刻蚀，刻蚀出一些凹槽，在凹槽中生长N型GaN，或P‑GaN层的上表面离子注入形成N型的GaN，这样就会在此处形成许多pn结的耗尽区，这些耗尽区的电场分布可以影响肖特基栅的电场分布，来缓解高栅压下P‑GaN处的高电场，增加阈值电压稳定性。
-
公开(公告)号：CN115472689A
公开(公告)日：2022-12-13
申请号：CN202211014478.0
申请日：2022-08-23
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本申请实施例涉及半导体器件技术领域，特别涉及一种具有超结结构的高电子迁移率晶体管及其制备方法，包括：衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层；位于势垒层上的源极和漏极，且源极和漏极分别与势垒层形成欧姆接触；位于势垒层上的氮化物层和钝化层；至少一个位于氮化物层和漏极之间的超结结构，超结结构的材料与氮化物层的材料相同，且超结结构的顶面低于氮化物层的顶面，或超结结构的顶面与氮化物层的顶面齐平；位于氮化物层上的栅极，栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决解决传统的P型氮化物栅HEMT器件电场集中的问题，提高器件的击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.026 seconds)
