-
公开(公告)号：CN106876456A
公开(公告)日：2017-06-20
申请号：CN201710110599.8
申请日：2017-02-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/40 , H01L29/423
CPC classification number: H01L29/7393 , H01L29/40 , H01L29/4232
Abstract: 本发明提供一种低关断损耗双栅SOI‑LIGBT器件结构，包括从下至上依次设置的P型衬底、埋氧层二氧化硅、N型漂移区、P型阱区、N‑buffer层、氧化层；P型阱区内部上方设有两个N型源端以及P型接触区；N‑buffer层内部上方设有N型阳极区；在N型漂移区的内部设有N型埋层、和/或P型埋层；本发明使器件结构的导通电阻得到降低；在关断过程中使得VA上升的速率在P型埋层未被耗尽之前更缓慢，在P型层耗尽完全时VA剧增；在耗尽区靠近P型埋层的边界时，给在漂移区储存的空穴提供了一个良好的泄放通道，导致储存的空穴载流子排除速度加快，拖尾时间降低；基于这两个效应，本发明结构的关断损耗得到大幅度的降低。
-
公开(公告)号：CN106847882A
公开(公告)日：2017-06-13
申请号：CN201710108573.X
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种SOI‑LIGBT器件，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
公开(公告)号：CN106684136A
公开(公告)日：2017-05-17
申请号：CN201710110260.8
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅、P条、N条；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。
-
公开(公告)号：CN103489915B
公开(公告)日：2016-05-11
申请号：CN201310421765.8
申请日：2013-09-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 本发明涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本发明的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本发明的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本发明尤其适用于横向高压超结功率半导体器件。
-
公开(公告)号：CN103165657B
公开(公告)日：2015-07-29
申请号：CN201310078793.4
申请日：2013-03-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
Patent Agency Ranking
公开(公告)号：CN116825813A
公开(公告)日：2023-09-29
申请号：CN202310760768.8
申请日：2023-06-26
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种横向高压功率器件的槽型终端结构，包括直线结终端结构和曲率结终端结构；包括漏极N+接触区、Nwell区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、源极P+接触区、源极N+接触区、介质槽、P型槽底注入区；通过刻槽来引入P型槽底杂质注入，由于电荷平衡，原来由N型漂移区内指向pwell区的电场线，终结到槽底部的P型槽底注入区，从来增大了终端结构指头区域的曲率结，缓解了因曲率半径小而导致的提前击穿情况，而且介质槽使得该连接处不再有电荷的运动，也能够避免电场线的集中造成的器件提前击穿，并且该结构可以将指头的面积变小，有利于减小芯片面积。
-
公开(公告)号：CN116565024A
公开(公告)日：2023-08-08
申请号：CN202310682947.4
申请日：2023-06-09
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/78 , H01L29/423 , H01L29/40 , H01L29/06
Abstract: 本发明提供一种功率半导体器件，通过在器件介质槽内的栅极下方加入屏蔽栅Shield Gate Trench，可以起到辅助耗尽和降低开关损耗的作用。在器件的底部引入埋层，在器件的漏极和埋层之间引入连接区，可以将漏极电位引入到器件的体内，实现将载流子在经过沟道和漂移区后，能够从器件的表面引出。在本发明中，针对不同类型的SGT结构，提供了包括适用于多沟道、电压等级扩展、抗穿通设计、短沟道设计的集成SGT功率半导体结构。本发明针对SGT器件提供了可以集成的SGT结构，使得SGT器件能够集成在平面工艺中，提高芯片的集成度。
-
公开(公告)号：CN116454135A
公开(公告)日：2023-07-18
申请号：CN202310321472.6
申请日：2023-03-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423 , H01L29/40 , H01L29/49
Abstract: 本发明提供一种横向功率半导体器件及制备方法，该方法包括步骤：基于衬底形成外延层、埋层、体区、漂移区、多晶硅栅结构、虚栅结构，虚栅结构位于漂移区上方，从栅极指向漏极方向横向均匀排列，虚栅结构中设有离子注入窗口；首先透过多晶硅材料进行离子注入，防止离子注入损伤体硅材料；然后基于虚栅进行低能p型离子注入在漂移区上部，形成低能p型离子注入层辅助漂移区耗尽；最后虚栅结构和金属硅化物阻挡层共同作为场板结构。本发明通过虚栅作为离子注入掩膜形成反型掺杂层辅助漂移区耗尽，提高器件的电学性能，并利用场板技术，提高了器件的可靠性。这种方法不仅提高了器件的性能，还实现了工艺成本降低，工艺步骤简单易控制。
-
公开(公告)号：CN116093163A
公开(公告)日：2023-05-09
申请号：CN202310322007.4
申请日：2023-03-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 本发明提供一种屏蔽栅沟槽MOSFET，包括从下到上依次设置N型重掺杂衬底、N型轻掺杂外延漂移层、P型扩散区、N型重掺杂扩散区、在垂直方向构建深槽、浅槽，深槽内构建屏蔽栅多晶硅与控制栅多晶硅，分别用隔离场氧与栅氧与沟槽边缘隔离，浅槽内构建控制栅多晶硅，用栅氧与沟槽边缘隔离，器件构建金属电极隔离氧，贯穿隔离氧、N型轻掺杂扩散区、P型扩散区构建梯形金属电极、金属电极与P型扩散区之间形成P型高掺杂区、器件顶部形成源极、器件底部形成漏极。本发明充分利用浅槽的抗翘曲能力大于深槽的原理，将控制器件开关的浅槽与形成电荷平衡的深槽垂直分布，相对于深槽垂直深槽分布，提高器件整体的抗翘曲能力。
-
公开(公告)号：CN115085704A
公开(公告)日：2022-09-20
申请号：CN202210787494.7
申请日：2022-07-06
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H03K17/081 , H02H5/04
Abstract: 本发明属于功率集成电路技术领域，尤其涉及一种应用于智能功率开关的保护电路。本发明在片内增加一个靠近逻辑控制电路的温度传感器，在浪涌电流到来时，随着功率管结温的升高，两个温度传感器之间会产生一定的温度梯度，当温度梯度过大时，两个温度传感器给出功率限制的信号，将功率开关关断，待热量在整个芯片散开片内无较大温度梯度之后再重新开启。同时，在控制片内相对温度差的基础之上，在电流限制电路中引入多个档位，在功率管结温较低时限流值较高，在功率管结温较高时限流值变为低，从而保证功率管不被烧毁。既保证了温度较低时有较大的负载电流，又保证了芯片内相对温度差较低，使得芯片在经历多次功率循环之后仍具有较高的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
602
records
(took 0.042 seconds)
