一种沟槽IGBT芯片
    51.
    发明公开

    公开(公告)号:CN109755300A

    公开(公告)日:2019-05-14

    申请号:CN201811435318.7

    申请日:2018-11-28

    Abstract: 本发明公开了一种沟槽IGBT芯片,包括:N型衬底;多个条形沟槽栅极,其沿N型衬底表面延伸且平行分布;多个辅助栅极,其垂直于条形沟槽栅极的长度方向,以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区,有源区和陪区交替排列;其中,有源区设置有N+区、P+区、P阱区和N阱区:陪区未设置N+区、P+区、P阱区和N阱区;发射极金属层,其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极,从而对有源区和陪区两者间进行有效隔离,避免二者之间工作中相互干扰,进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。

    沟槽台阶栅IGBT芯片的制作方法

    公开(公告)号:CN108831832A

    公开(公告)日:2018-11-16

    申请号:CN201810426659.1

    申请日:2018-05-07

    Abstract: 本发明公开了一种沟槽台阶栅IGBT芯片的制作方法,包括:在晶圆基片的上表面形成第一氧化层;将N型杂质注入到晶圆基片中,并使其扩散第一结深形成N阱;将P型杂质注入到N阱中,并使其扩散第二结深形成P阱;对第一氧化层上的第一预设位置以及与第一预设位置下方对应的P阱、N阱以及N阱下方晶圆基片进行刻蚀,形成沟槽;去除剩余的第一氧化层,并在P阱上表面和沟槽内表面形成第一厚度的第二氧化层;刻蚀掉P阱上表面和沟槽中的预设沟槽上部内表面的第二氧化层,并在对应的位置形成第二厚度的第三氧化层;在沟槽内填充多晶硅,形成具有台阶形貌的沟槽栅极。本发明实现在提升IGBT芯片电流密度的同时还优化了芯片的电学性能和可靠性。

    一种功率半导体
    54.
    发明公开

    公开(公告)号:CN107564954A

    公开(公告)日:2018-01-09

    申请号:CN201610503258.2

    申请日:2016-06-30

    Abstract: 一种功率半导体,包括:衬底;形成在衬底中的第一导电区域,第一导电区域中形成有具有第一导电类型的源极区;形成在衬底一表面的栅氧化层,栅极氧化层与源极区接触;形成在栅氧化层上的第一多晶硅层;其中,栅氧化层内部形成有第二多晶硅层,第二多晶硅层的一端位于第一导电区域上方,另一端与功率半导体的元胞右边缘对齐。该功率半导体的栅氧化层内部形成有浮空多晶硅层,因此在栅氧化层内部形成了场板结构,提高了器件的耐压性能,使得增强型载流子层的掺杂浓度及元胞之间的距离可以进一步增大,减小了器件的基区电阻及JFET区电阻,从而降低了通态压降,并实现了通态压降与耐压的良好折中。

    沟槽栅IGBT
    55.
    发明公开

    公开(公告)号:CN106941114A

    公开(公告)日:2017-07-11

    申请号:CN201610003233.6

    申请日:2016-01-05

    Abstract: 本发明提供一种沟槽栅IGBT,包括:半导体衬底和第一结构,所述第一结构包括位于所述半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构;其中,第二沟槽栅结构位于两个第一沟槽栅结构之间,第一沟槽栅结构为真栅,第二沟槽栅结构为假栅;发射极金属与第二沟槽栅结构相接触。由于现有技术中的发射极金属接触区设置在沟槽之间,而本发明中的发射极金属接触区不限于沟槽之间,即发射极金属接触区包含了与假栅接触部分,增大了发射极金属接触区,使用此种结构并没有使沟槽间距增大,相反,还可以将第一沟槽栅结构与第二沟槽栅结构之间的距离适当缩小,使真栅与假栅之间的间距不再受发射极最小接触面积的影响,显著降低沟槽栅IGBT的导通压降。

    一种逆导IGBT器件的制备方法

    公开(公告)号:CN106803498A

    公开(公告)日:2017-06-06

    申请号:CN201710033123.9

    申请日:2017-01-18

    CPC classification number: H01L21/8249 H01L27/0711

    Abstract: 本发明公开了一种逆导IGBT器件的制备方法,包括:步骤1,对已分区的逆导IGBT器件主体的正面的IGBT区设置阻挡层;步骤2,对所述逆导IGBT器件主体的FRD区的正面进行离子注入或扩散,在所述FRD区形成少子寿命控制层;步骤3,去除所述逆导IGBT器件主体的正面的阻挡层;步骤4,对所述逆导IGBT器件主体的正面形成一外延层,所述外延层的材质与所述逆导IGBT器件主体的体区材质相同。所述逆导IGBT器件的制备方法,通过先在IGBT区设置阻挡层,然后对FRD区进行离子注入控制FRD区的少子寿命,在去掉阻挡层之后,再外延一层与逆导IGBT器件主体材质相同的外延层,使FRD区中离子注入或扩散形成的少子控制层在体区,而IGBT区的少子寿命不受影响,工艺简单制作成本低。

    一种沟槽栅IGBT器件
    57.
    发明公开

    公开(公告)号:CN106783952A

    公开(公告)日:2017-05-31

    申请号:CN201611207993.5

    申请日:2016-12-23

    CPC classification number: H01L29/7398 H01L29/0642 H01L29/7397

    Abstract: 本发明公开了一种沟槽栅IGBT器件,包括从上到下依次设置的发射极层、N型漂移层、N型缓冲层、P+电极层,在所述N型漂移层中设置有与所述发射极层连接的P阱和浮空P阱,所述P阱两侧设置有多晶硅栅,在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置有假栅,所述假栅用于将所述浮空P阱与所述多晶硅栅层分隔开。所述沟槽栅IGBT器件,通过在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置假栅,将所述浮空P阱与所述多晶硅栅层分隔开,有效地减小了IGBT器件在开通过程中栅极电压过冲,从而降低了器件的开通损耗和EMI,获得更好的开关特性和可靠性。

    一种IGBT模块测试装置
    59.
    发明公开

    公开(公告)号:CN106707130A

    公开(公告)日:2017-05-24

    申请号:CN201710004029.0

    申请日:2017-01-04

    CPC classification number: G01R31/2608

    Abstract: 本发明公开了一种IGBT模块测试装置,包括具有探针且位置固定的测试工装,还包括用以固定IGBT模块的热板,所述热板能够带动所述IGBT模块向所述测试工装的方向运动,以实现所述IGBT模块的针状端子与所述探针接触,所述针状端子与所述探针之间设置导电片,且所述导电片包括用以与所述针状端子相接触的倾斜端和用以与所述探针相接触的水平端。上述IGBT模块测试装置,提高了测试的稳定性,并且消除了在测试过程中,对IGBT模块针状端子产生的机械损伤,延长了使用寿命。

    一种母排端子及IGBT功率模块

    公开(公告)号:CN112750803B

    公开(公告)日:2023-05-16

    申请号:CN201911053070.2

    申请日:2019-10-31

    Abstract: 本申请提供了一种母排端子,应用于大功率IGBT模块,所述母排端子包括发射极母排和集电极母排,所述发射极母排和所述集电极母排均包括一主体部和设置在所述主体部底部的引脚,所述引脚包括与所述主体部连接的管脚踝部,及与所述管脚踝部连接的末端部,所述管脚踝部和所述末端部位于不同平面。本申请的母排端子能够更好地与衬板进行连接。不但能释放超声焊接工艺中所产生的机械应力以及后续大电流工况下的热电耦合应力,还能消减洛伦兹力在端部的电磁扭矩。

Patent Agency Ranking