公开(公告)号：CN103681665A

公开(公告)日：2014-03-26

申请号：CN201310375874.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  中村和敏 ,  押野雄一 ,  二宫英彰 ,  池田佳子

IPC: H01L27/06

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7397

Abstract: IGBT区域设在第1电极上，作为IGBT发挥功能。二极管区域设在第1电极上，作为二极管发挥功能。边界区域设在IGBT区域与二极管区域之间，邻接于IGBT区域和二极管区域。第1导电型的集电区层设于IGBT区域及边界区域，在IGBT区域作为IGBT的集电区发挥功能。第2导电型的阴极层与集电区层分开设置在二极管区域，作为二极管的阴极发挥功能。第2导电型的漂移层在IGBT区域、边界区域以及二极管区域中设在集电区层及阴极层的与第1电极相反的一侧。第1导电型的扩散层在边界区域设在漂移层的与第1电极相反的一侧。

公开(公告)号：CN103367410A

公开(公告)日：2013-10-23

申请号：CN201310049014.8

申请日：2013-02-07

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  二宮英彰

IPC: H01L29/739 ,  H01L27/07

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明提供单芯片化后的IGBT以及二极管的特性良好的半导体装置。其中，IGBT单元和二极管单元形成于一个第一导电型的半导体基板。该半导体装置具备：形成在半导体基板的下面侧表层部的IGBT单元区域中的第二导电型的第一半导体层；形成在半导体基板的下面侧表层部的与IGBT单元区域相邻接的区域中的第一导电型的第二半导体层；在半导体基板的上面侧表层部隔开规定间隔而形成的栅电极；形成在栅电极之间的第一导电型的第三半导体层以及第二导电型的第四半导体层；在IGBT单元区域中形成在第一半导体层上方的第一导电型的第五半导体层；形成在第三半导体层以及第四半导体层上的第一电极；以及设置在半导体基板的下面侧的第二电极。

公开(公告)号：CN103035692A

公开(公告)日：2013-04-10

申请号：CN201210369229.3

申请日：2012-09-27

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

CPC classification number: H01L29/41741 ,  H01L29/0696 ,  H01L29/0839 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明涉及一种半导体装置，包括：具有第1主面的基板；被设成相互平行的多个沟槽；在上述沟槽内借助栅极绝缘膜而设置的栅电极；与上述沟槽相接设置的第1导电型发射层；和在与上述第1导电型发射层对置的一部分具有沿着上述沟槽的长度方向的非接触部，且设于上述第2主面的发射电极。