公开(公告)号：CN111584631A

公开(公告)日：2020-08-25

申请号：CN201910676386.0

申请日：2019-07-25

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野匡贵 ,  加藤浩朗

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 根据一个实施方式，半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1导电层及第2电极。第1半导体区域设置于第1电极的上方。第2半导体区域设置于第1半导体区域的上方。第3半导体区域设置于第2半导体区域的上方。栅极电极与第1半导体区域的一部分、第2半导体区域及第3半导体区域，隔着栅极绝缘层而对置。第1导电层隔着第1绝缘层而设置于第1半导体区域中。在第1导电层与第2半导体区域之间及第1导电层与栅极电极之间，设置第1半导体区域的一部分。第2电极与第2半导体区域、第3半导体区域及第1导电层电连接。

公开(公告)号：CN106449750B

公开(公告)日：2020-05-05

申请号：CN201610025310.8

申请日：2016-01-15

Applicant: 株式会社东芝

Inventor： 加藤浩朗 ,  新井雅俊 ,  吉冈千香子

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/10 ,  H01L29/40 ,  H01L21/336

Abstract: 一种半导体装置，具有第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的第3半导体区域、绝缘部、第1电极、栅极电极以及第2电极。第2半导体区域具有第1部分。第3半导体区域与第1部分在第2方向上排列。绝缘部的一侧与第1部分相接。绝缘部的另一侧与第3半导体区域相接。第1电极以及栅极电极被绝缘部包围。第1电极的至少一部分被第1半导体区域包围。栅极电极与第1电极隔开间隔设置。栅极电极在第2方向上与第2半导体区域相面对。第2电极设置在第3半导体区域之上。第2电极与第1电极以及第3半导体区域电连接。

公开(公告)号：CN109524466A

公开(公告)日：2019-03-26

申请号：CN201810160548.0

申请日：2018-02-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 加藤浩朗 ,  小林研也

IPC: H01L29/78 ,  H01L29/06

Abstract: 实施方式的半导体装置具备漏极层、漂移层、基极区域、源极区域、沟槽、基极接触件区域、栅极区域及场板电极。漏极层在第1方向及第2方向上扩展。漂移层形成于上述漏极层的表面。基极区域形成于上述漂移层的表面。源极区域形成于上述基极区域的表面。沟槽形成为阵列状，从上述源极区域的表面贯通上述基极区域并到达上述漂移层。基极接触件区域沿着上述第2方向而形成，与上述沟槽不邻接地从上述源极区域的表面连接到上述基极区域。栅极区域在上述沟槽的内壁隔着绝缘膜而形成。场板电极在上述栅极区域的内侧隔着绝缘膜而形成，并形成为比上述栅极区域长。

公开(公告)号：CN107833918A

公开(公告)日：2018-03-23

申请号：CN201710377223.3

申请日：2017-05-25

Applicant: 株式会社东芝

Inventor： 下村纱矢 ,  加藤浩朗 ,  小林研也

IPC: H01L29/78

Abstract: 本发明的实施方式提供一种能够抑制寄生晶体管的动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。栅极电极隔着第1绝缘部设置在第1半导体区域中及第2半导体区域中，且在第1方向上延伸。第1电极设置在第3半导体区域之上，且与第3半导体区域电连接。第2绝缘部在第1半导体区域中与栅极电极相隔，且在第2方向上延伸。第3绝缘部具有在第1方向上延伸的第1绝缘部分。第1绝缘部分在第2方向上位于栅极电极与第2绝缘部之间。第2电极设置在第2绝缘部及第3绝缘部之上，且与栅极电极电连接。

公开(公告)号：CN106449751A

公开(公告)日：2017-02-22

申请号：CN201610111787.8

申请日：2016-02-29

Applicant: 株式会社东芝

Inventor： 西胁达也 ,  新井雅俊 ,  加藤浩朗 ,  胜田浩明 ,  吉冈千香子 ,  的场理惠子

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L21/76877 ,  H01L23/528 ,  H01L23/53295 ,  H01L29/4236 ,  H01L29/7813 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66734

Abstract: 一种半导体装置及其制造方法。根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、栅极布线、第2绝缘层以及第1电极。栅极布线具有第1部分和第2部分。第1部分在第3方向上延伸。第2部分被第1部分包围。第2部分在第3方向上延伸。第2部分在第1方向上的厚度比第1部分在第1方向上的厚度薄。第2绝缘层设在第2区域之上。第2绝缘层将第1部分覆盖。第1电极设在栅极布线之上以及第2绝缘层之上。第1电极与栅极布线相接。