-
公开(公告)号：CN110911477B
公开(公告)日：2023-10-13
申请号：CN201910120874.3
申请日：2019-02-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 下村纱矢
IPC: H01L29/423 , H01L29/78 , H01L29/739
Abstract: 半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电部、栅极电极以及第2电极。导电部隔着第1绝缘部设置在第1半导体区域中。栅极电极在从第1电极朝向第1半导体区域的第1方向上与导电部相分离。栅极电极具有第1部分以及第2部分。第1部分隔着第2绝缘部设置在导电部之上。第1部分的下表面比第2半导体区域与第3半导体区域的界面的下端靠上方。第2部分在与第1方向垂直的第2方向上隔着栅极绝缘膜而与第1半导体区域、第2半导体区域以及第3半导体区域对置。第2部分的第2方向上的位置处于第1部分的第2方向上的位置与第2半导体区域的第2方向上的位置之间。
-
公开(公告)号：CN110164971B
公开(公告)日：2022-08-12
申请号：CN201810762478.6
申请日：2018-07-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 根据一个实施方式，半导体装置具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2电极、栅极电极、第1导电部及第2导电部。第1半导体区域具有第1区域及第2区域。第2半导体区域设置在第1区域之上，第3半导体区域设置在第2半导体区域之上。第2电极设置在第3半导体区域之上。栅极电极在第2方向上与第2半导体区域对置。第1导电部设置在第2区域之上，在第3方向上设置有多个。多个第1导电部在第2方向上与栅极电极并排。第2导电部设置在第2区域之上。第2导电部在第3方向上与栅极电极及多个第1导电部并排。
-
公开(公告)号：CN109524451B
公开(公告)日：2021-08-17
申请号：CN201810163425.2
申请日：2018-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L21/336
Abstract: 本发明的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。
-
公开(公告)号：CN110164971A
公开(公告)日：2019-08-23
申请号：CN201810762478.6
申请日：2018-07-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 根据一个实施方式，半导体装置具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2电极、栅极电极、第1导电部及第2导电部。第1半导体区域具有第1区域及第2区域。第2半导体区域设置在第1区域之上，第3半导体区域设置在第2半导体区域之上。第2电极设置在第3半导体区域之上。栅极电极在第2方向上与第2半导体区域对置。第1导电部设置在第2区域之上，在第3方向上设置有多个。多个第1导电部在第2方向上与栅极电极并排。第2导电部设置在第2区域之上。第2导电部在第3方向上与栅极电极及多个第1导电部并排。
-
公开(公告)号：CN119653827A
公开(公告)日：2025-03-18
申请号：CN202410027713.0
申请日：2024-01-09
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置。实施方式具备第一电极、第二电极、半导体部、栅极电极和构造体。半导体部设于第一电极与第二电极之间。栅极电极设于半导体部与第二电极之间。构造体在栅极电极下向半导体部内延伸。半导体部包含第一～第五层。第一～第五层按照该顺序层叠。第一～第三、第五层是第一导电型。第四层是第二导电型。栅极电极与第四层相向。构造体包含绝缘膜、导电体、绝缘层及硅化物层。硅化物层设于构造体的下端。构造体的下端与第二层相接。第二层包含重金属。第三层的重金属的浓度比第二层低。
-
Patent Agency Ranking
公开(公告)号：CN115775833A
公开(公告)日：2023-03-10
申请号：CN202111611750.9
申请日：2021-12-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/40 , H01L29/417
Abstract: 实施方式提供能够调整源极电阻的半导体装置。实施方式的半导体装置具备：第一电极；第二电极；半导体部件，设置于所述第一电极与所述第二电极之间；第三电极；多个第四电极；以及第五电极。所述第三电极设置于所述半导体部件内，在与从所述第一电极朝向所述第二电极的第一方向正交的第二方向上延伸。所述第四电极与所述第二电极连接，沿着所述第二方向被设置有多个。所述第五电极设置于所述半导体部件内的所述第一电极与所述多个第四电极之间，沿所述第二方向延伸，与所述多个第四电极连接，与所述第一电极分离。
-
公开(公告)号：CN115050832A
公开(公告)日：2022-09-13
申请号：CN202110811138.X
申请日：2021-07-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 实施方式主要涉及半导体装置以及半导体装置的制造方法。实施方式的半导体装置具有第一电极、第二电极、第一半导体区域、第二半导体区域、第三半导体区域、导电部、第一绝缘部、栅极电极、第二绝缘部以及第三绝缘部。第一半导体区域设置于第一电极与第二电极之间。第二半导体区域设置于第一半导体区域与第二电极之间。第三半导体区域设置于第二半导体区域与第二电极之间。导电部具有第一导电部和设置于第二电极侧且具有比第一导电部小的杂质浓度的第二导电部。第一绝缘部设置于第一导电部与第一半导体区域之间。栅极电极设置于第二半导体区域与第二导电部之间。第二绝缘部设置于第二导电部与栅极电极之间。第三绝缘部设置于第二半导体区域与栅极电极之间。
-
公开(公告)号：CN111697074A
公开(公告)日：2020-09-22
申请号：CN201910728972.5
申请日：2019-08-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体装置及其制造方法。半导体装置具有第一电极、第一导电形的第一半导体区域、第二导电形的多个第二半导体区域、第一导电形的多个第三半导体区域、第一导电部、栅极电极、第二绝缘部和第二电极。第一导电部隔着第一绝缘部而设置在第一半导体区域中。栅极电极具有第一电极部分及第二电极部分。第二绝缘部在第一方向上设置在第一电极部分和第二电极部分之间。第二绝缘部包含第一绝缘部分和第二绝缘部分。第一绝缘部分越向第二方向则第一方向上的长度越短。第二绝缘部分位于第一绝缘部分之上，包含朝向第二方向而第一方向上的长度变长或一定的部分。第一绝缘部分的第二方向上的长度与第二绝缘部分的第二方向上的长度相比更长。
-
公开(公告)号：CN110911477A
公开(公告)日：2020-03-24
申请号：CN201910120874.3
申请日：2019-02-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 下村纱矢
IPC: H01L29/423 , H01L29/78 , H01L29/739
Abstract: 半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电部、栅极电极以及第2电极。导电部隔着第1绝缘部设置在第1半导体区域中。栅极电极在从第1电极朝向第1半导体区域的第1方向上与导电部相分离。栅极电极具有第1部分以及第2部分。第1部分隔着第2绝缘部设置在导电部之上。第1部分的下表面比第2半导体区域与第3半导体区域的界面的下端靠上方。第2部分在与第1方向垂直的第2方向上隔着栅极绝缘膜而与第1半导体区域、第2半导体区域以及第3半导体区域对置。第2部分的第2方向上的位置处于第1部分的第2方向上的位置与第2半导体区域的第2方向上的位置之间。
-
公开(公告)号：CN113053994B
公开(公告)日：2025-03-11
申请号：CN202010798546.1
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.018 seconds)
