公开(公告)号：CN115708224A

公开(公告)日：2023-02-21

申请号：CN202210049003.9

申请日：2022-01-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野匡贵

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 实施方式涉及半导体装置及其制造方法。实施方式的半导体装置具备半导体部、第一至第三电极、第一以及第二控制电极。半导体部设置在第一以及第二电极之间，在第二电极侧具有第一以及第二沟槽。所述第一以及第二控制电极分别设置在第一以及第二沟槽中，第三电极被设置在第一沟槽中。第一控制电极位于第二电极与第三电极之间。在从第一控制电极朝向第二控制电极的第一方向上，在第三电极的两侧分别设有第一以及第二绝缘部，在所述第一控制电极的两侧分别设有栅极绝缘膜。将所述第一和第二绝缘部以及所述第三电极各自的所述第一方向的宽度相加而得到的第一宽度比将所述第一控制电极、所述栅极绝缘膜各自的所述第一方向的宽度相加而得到的第二宽度宽。

公开(公告)号：CN114975582A

公开(公告)日：2022-08-30

申请号：CN202110676496.4

申请日：2021-06-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野匡贵

IPC: H01L29/06

Abstract: 实施方式提供一种能够抑制翘曲的半导体装置。实施方式的半导体装置包括第一金属层、电介质层、第二金属层、第一半导体区域、第二半导体区域、第三半导体区域、第一控制电极以及第一电极。电介质层设于第一金属层之上。第二金属层设于电介质层之上，并与第一金属层电连接。第一半导体区域设于第二金属层之上，是与第二金属层电连接的第一导电型。第二半导体区域设于第一半导体区域之上，是第二导电型。第三半导体区域设于第二半导体区域之上，是第一导电型。第一控制电极隔着第一绝缘膜与第二半导体区域对置。第一电极设于第三半导体区域以及第一控制电极之上，与第三半导体区域电连接，并通过第一绝缘部与第一控制电极绝缘。

公开(公告)号：CN111584631A

公开(公告)日：2020-08-25

申请号：CN201910676386.0

申请日：2019-07-25

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井野匡贵 ,  加藤浩朗

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 根据一个实施方式，半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1导电层及第2电极。第1半导体区域设置于第1电极的上方。第2半导体区域设置于第1半导体区域的上方。第3半导体区域设置于第2半导体区域的上方。栅极电极与第1半导体区域的一部分、第2半导体区域及第3半导体区域，隔着栅极绝缘层而对置。第1导电层隔着第1绝缘层而设置于第1半导体区域中。在第1导电层与第2半导体区域之间及第1导电层与栅极电极之间，设置第1半导体区域的一部分。第2电极与第2半导体区域、第3半导体区域及第1导电层电连接。