-
公开(公告)号：CN1293793C
公开(公告)日：2007-01-03
申请号：CN03142340.X
申请日：2003-06-13
Applicant: 威盛电子股份有限公司
Abstract: 本发明提供一种线路基板，其主要是采用导电墙及导电柱一体成型的作法，即一次制作完成三到四层导电层之间的电连接媒介，故在相同的布线密度下，此线路基板可以增加线路基板的导电墙及导电柱之间的对位裕度，或在相同的布线面积之下，此线路基板更可提高较高的布线密度。此外，此线路基板的工艺更可减少线路基板的工艺的步骤数目，进而减少线路基板的制作成本及工艺周期。
-
公开(公告)号：CN1220415C
公开(公告)日：2005-09-21
申请号：CN03110189.5
申请日：2003-04-15
Applicant: 威盛电子股份有限公司
Abstract: 本发明涉及一种制作增层式多层电路板的方法，包含提供一多层板，该多层板具有一导电层于一表面上；形成一图案化光阻层于该导电层上并暴露出部分该导电层；印刷一第一导电材料于部分该图案化光阻层中覆盖部分该暴露出的导电层；以回焊方式处理该第一导电材料，使得该第一导电材料自行对位于该部分该图案化光阻层中，以作为一导通盲孔；以该图案化光阻层与该导通盲孔为一遮罩，蚀刻移除该暴露出的导电层以形成一线路于该图案化光阻层之下；及剥除该图案化光阻层以暴露出该线路。
-
公开(公告)号：CN1209948C
公开(公告)日：2005-07-06
申请号：CN02126130.X
申请日：2002-07-17
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/04105 , H01L2224/12105 , H01L2224/18 , H01L2224/32245 , H01L2224/73267 , H01L2224/92244 , H01L2924/19105
Abstract: 一种嵌埋有IC芯片与无源元件的整合式模块板，包括有一包含有多个大开口以及小开口的基板，其中该小开口内设置有一无源元件。一第一粘性胶膜将该基板的底部粘接至一散热基板上，以构成一整合式模块板。一IC芯片的底部藉由一第二粘性胶膜而粘贴于该整合式模块板的大开口内。一介电填充层覆盖该整合式模块板的整个表面，且填满该整合式模块板的表面上的所有空隙。
-
公开(公告)号：CN1199271C
公开(公告)日：2005-04-27
申请号：CN02142256.7
申请日：2002-08-28
Applicant: 威盛电子股份有限公司
IPC: H01L25/065 , H01L25/16 , H01L25/18
CPC classification number: H01L2224/16225 , H01L2224/73204
Abstract: 本发明涉及一种具有平衡结构的构装集成电路，首先视连接于基板上的芯片的数量、位置、重量与所引起的热应力分布情形，而在黏结散热片制程或是构装灌胶模混合物制程之前，在基板上安装多个平衡模块，以平衡构装集成电路上的应力分布情形，并减少构装集成电路内的热应力效应，以避免构装集成电路发生翘曲的缺陷。
-
公开(公告)号：CN1183588C
公开(公告)日：2005-01-05
申请号：CN02101667.4
申请日：2002-01-15
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/45124 , H01L2224/48091 , H01L2224/73265 , H01L2224/83192 , H01L2924/00014 , H01L2924/00
Abstract: 一种球栅格阵列封装基板及其制造方法，其中基板的一面具有单一图案层，用以使焊锡球连接于导线图案，一散热层结合于基板的另一面，散热层提供BGA基板的接地图案及/或电源图案，用以分散该基板图案层的接地图案和/或电源图案所需面积，其中基板的接地焊锡球和/或电源焊锡球是利用填满贯穿孔的导电胶来与该散热层相连接。其散热层不仅是散热层，同时可作为接地图案及电源图案，因此，可分散基板图案层所需要的接地图案及电源图案所需的面积，增加布局设计的弹性，散热性。
-
Patent Agency Ranking
公开(公告)号：CN1166481C
公开(公告)日：2004-09-15
申请号：CN02124479.0
申请日：2002-06-28
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/11 , H01L2924/01322 , H01L2924/14 , H01L2924/00 , H01L2924/00012
Abstract: 本发明涉及一种高分辨率焊接凸块形成方法，此方法利用介电层特别是离形膜以及激光开孔的方式或是等离子蚀刻的工艺来精确定位晶片上的焊接凸块的形成位置，因此可以于介电层内形成高分辨率精确对准的开口，使焊接凸块能准确形成于晶片上的焊接凸块下金属层(UBM)上，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比(High Aspect Ratio)细间距高密集度的焊接凸块，同时可大大节省制作时间，降低成本。
-
公开(公告)号：CN1479349A
公开(公告)日：2004-03-03
申请号：CN03142341.8
申请日：2003-06-13
Applicant: 威盛电子股份有限公司
IPC: H01L21/28 , H01L21/768 , H01L21/60 , H01L23/48
CPC classification number: H01L2224/11 , H01L2224/92125 , H01L2924/351 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种倒装芯片封装的凸块工艺，适用于制作凸块及底胶层于芯片的有源表面。首先，在芯片的有源表面的芯片垫上分别形成一黏着层，并散布多个凸块球至芯片的有源表面，且震动这些凸块球，使得每一黏着层均黏住单一凸块球。然后，去除其余未黏住至黏着层的凸块球，并形成一底胶层于芯片的有源表面，且环绕于这些凸块球的侧缘，并暴露出这些凸块球的顶缘。因此，此倒装芯片封装的凸块工艺将可提高倒装芯片封装的可靠度，并降低倒装芯片封装的整体成本。
-
公开(公告)号：CN1400661A
公开(公告)日：2003-03-05
申请号：CN02142256.7
申请日：2002-08-28
Applicant: 威盛电子股份有限公司
IPC: H01L25/065 , H01L25/16 , H01L25/18
CPC classification number: H01L2224/16225 , H01L2224/73204
Abstract: 本发明涉及一种具有平衡结构的构装集成电路，首先视连接于基板上的芯片的数量、位置、重量与所引起的热应力分布情形，而在黏结散热片制程或是构装灌胶模混合物制程之前，在基板上安装多个平衡模块，以平衡构装集成电路上的应力分布情形，并减少构装集成电路内的热应力效应，以避免构装集成电路发生翘曲的缺陷。
-
公开(公告)号：CN1392025A
公开(公告)日：2003-01-22
申请号：CN02124479.0
申请日：2002-06-28
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/11 , H01L2924/01322 , H01L2924/14 , H01L2924/00 , H01L2924/00012
Abstract: 本发明涉及一种高分辨率焊接凸块形成方法，此方法利用介电层特别是离形膜以及激光开孔的方式或是电浆蚀刻的制程来精确定位晶圆上的焊接凸块的形成位置，因此可以于介电层内形成高分辨率精确对准的开口，使焊接凸块能准确形成于晶圆上的焊接凸块下金属层(UBM)上，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比(High AspectRatio)细间距高密集度的焊接凸块，同时可大大节省制作时间，降低成本。
-
公开(公告)号：CN1392024A
公开(公告)日：2003-01-22
申请号：CN02124478.2
申请日：2002-06-28
Applicant: 威盛电子股份有限公司
CPC classification number: H01L2224/11 , H01L2924/01322 , H01L2924/14 , H01L2924/00 , H01L2924/00012
Abstract: 本发明涉及一种高分辨率焊接凸块形成方法，此方法利用介电层特别是离形膜以及开孔的方式或是电浆蚀刻的制程来精确定位基板上的焊接凸块的形成位置，因此可以于介电层内形成高分辨率精确对准的开口，使焊接凸块能准确形成于基板上的凸块焊垫，同时可进一步缩小焊接凸块的间距，并成功地形成高纵横比(High Aspect Ratio)细间距高密集度的焊接凸块，同时可节省制作时间，降低成本。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.029 seconds)
