公开(公告)号：CN110991628A

公开(公告)日：2020-04-10

申请号：CN201911062185.8

申请日：2019-11-02

Applicant: 复旦大学

Inventor： 薛晓勇 ,  赵晨阳 ,  杨何勇 ,  姜婧雯 ,  田丰实 ,  章志元

IPC: G06N3/063

Abstract: 本发明属于神经元器件技术领域，具体涉及一种基于电荷泵的神经元电路。本发明的神经元电路包括：积分重置电路、电压比较电路和脉冲输出电路；积分重置电路以外部电路的电流作为输入，首先把经过突触调制的电流脉冲信号转换成电压脉冲，再利用电荷泵实现电压脉冲信号的累加，进而实现积分，并将积分电压作为输出；电压比较电路将所得积分电压与参考电压进行比较，并将电压比较结果输出给脉冲输出电路；当积分电压大于参考电压，脉冲输出电路向外部电路输出神经脉冲信号，同时把反馈信号发送给积分重置电路，使积分重置电路的积分电容重置电压。本发明提供的神经元电路减小了所用到的电容大小，具有易集成的特点。

公开(公告)号：CN110737612A

公开(公告)日：2020-01-31

申请号：CN201910881707.0

申请日：2019-09-18

Applicant: 复旦大学

Inventor： 薛晓勇 ,  梁成豪 ,  李飞强 ,  姜婧雯 ,  田丰实 ,  章志元 ,  王陈泽岱 ,  杨何勇 ,  赵晨阳

IPC: G06F13/16 ,  G06F1/3234

Abstract: 本发明属于处理器技术领域，具体为一种含有存储内计算的处理器。本发明的基于存储器内计算的处理器包括：存储单元、控制运算单元和存储内计算单元。所述存储单元包括指令存储器和数据存储器；所述控制运算单元包括取指令单元、算术逻辑单元、存储器控制单元和总线接口单元；所述存储内计算单元包括存储内计算控制单元和具有存储内计算的存储单元。本发明提供改进的处理器架构，在现有处理器中引入存储内计算单元，具有功耗低、高性能的特点。

公开(公告)号：CN109542392A

公开(公告)日：2019-03-29

申请号：CN201811329936.3

申请日：2018-11-09

Applicant: 复旦大学

Inventor： 薛晓勇 ,  刘文军 ,  周鹏

IPC: G06F7/501

CPC classification number: G06F7/501

Abstract: 本发明属于集成电路技术领域，具体为一种基于忆阻器交叉阵列的低功耗加权求和电路。本发明电路由一传统基于阻变类型存储器交叉阵列的加权求和电路和一个电流采样电路构成；其工作分为两个阶段，第一阶段是预充电，第二阶段是加权求和和电流采样；本发明采用阻变类型存储器的交叉阵列对一组输入电压实现加权求和操作，结果以电流和形式表征，并采用电流采样将电流和转换成电荷储存。相比传统做法，本发明可以缩短加权求和操作中直流的持续时间，有利于降低功耗。

公开(公告)号：CN107945830A

公开(公告)日：2018-04-20

申请号：CN201610891521.X

申请日：2016-10-12

Applicant: 复旦大学

Inventor： 薛晓勇 ,  林殷茵

IPC: G11C15/04

CPC classification number: G11C15/04

Abstract: 本发明公开了一种非易失三态内容寻址存储器及其寻址方法，所述存储器包括：搜索线、匹配线、互补搜索线和多个存储单元，所述存储单元包括第一存储电阻和第二存储电阻，所述第一存储电阻的第一端与所述搜索线相连，所述第一存储电阻的第二端与所述匹配线相连，所述第二存储电阻的第一端与所述互补搜索线相连，所述第二存储电阻的第二端与所述匹配线相连。本发明提供的非易失三态内容寻址存储器及其寻址方法，具有存储密度大和可靠性强特点。

公开(公告)号：CN103680602B

公开(公告)日：2017-02-08

申请号：CN201210335383.9

申请日：2012-09-11

Applicant: 复旦大学

Inventor： 林殷茵 ,  薛晓勇

IPC: G11C11/56 ,  G11C7/20

Abstract: 本发明涉及微电子技术领域，具体涉及一种阻变存储器及其复位操作方法，其中，阻变存储器包括控制电路、写电压产生电路和电流检测电路；采用连续阶梯状脉冲对阻变存储器进行复位操作；本发明的阻变存储器在复位操作过程中去除了验证操作，保证了复位的良率不降低，又缩短了复位的操作时间，具有良好的应用价值。

公开(公告)号：CN106205681A

公开(公告)日：2016-12-07

申请号：CN201510215796.7

申请日：2015-04-29

Applicant: 复旦大学

Inventor： 林殷茵 ,  薛晓勇

IPC: G11C13/00

Abstract: 本发明属于集成电路技术领域，具体为针对三维竖直堆叠阻变存储器(3D VRRAM)提出能够有效抑制IR drop电压降和读写干扰的单元结构、阵列架构和操作算法。针对3D VRRAM中存在的潜行通路(sneaking path)对读写操作的干扰问题，提出了一种采用双向二极管(bidirectional diode，2D)作为辅助选通的2D1R单元结构来减小这种干扰。针对3D VRRAM中的IR drop电压降过大的问题，本发明提出采用shunting技术来减小IR drop电压降。另外，本发明提出采用参考plane作为读参考来克服IRdrop电压降对读操作的影响，并提出相应的读操作方法及读电路。而针对IR drop电压降对写操作的影响，本发明提出了Write-Verify(写验证)技术。

公开(公告)号：CN101908370B

公开(公告)日：2013-04-10

申请号：CN200910052482.4

申请日：2009-06-04

Applicant: 复旦大学

Inventor： 林殷茵 ,  薛晓勇

IPC: G11C11/401 ,  G11C11/409 ,  G11C11/4063

Abstract: 本发明属于动态随机存储器(DRAM)技术领域，具体为一种位线合并的增益单元eDRAM单元及存储器。本发明提供的增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、等效寄生电容以及一条位线，使用该条位线代替现有技术增益单元eDRAM单元的写位线和读位线，由于只包括一条位线，具有单元面积小的特点，并且在写位线和读位线合并后不影响增益单元eDRAM单元的存储特性。使用增益单元eDRAM单元的增益单元eDRAM具有存储密度相对高的特点。

公开(公告)号：CN101908370A

公开(公告)日：2010-12-08

申请号：CN200910052482.4

申请日：2009-06-04

Applicant: 复旦大学

Inventor： 林殷茵 ,  薛晓勇

IPC: G11C11/401 ,  G11C11/409 ,  G11C11/4063

Abstract: 本发明属于动态随机存储器(DRAM)技术领域，具体为一种位线合并的增益单元eDRAM单元及存储器。本发明提供的增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、等效寄生电容以及一条位线，使用该条位线代替现有技术增益单元eDRAM单元的写位线和读位线，由于只包括一条位线，具有单元面积小的特点，并且在写位线和读位线合并后不影响增益单元eDRAM单元的存储特性。使用增益单元eDRAM单元的增益单元eDRAM具有存储密度相对高的特点。

公开(公告)号：CN101359503A

公开(公告)日：2009-02-04

申请号：CN200810040934.2

申请日：2008-07-24

Applicant: 复旦大学

Inventor： 林殷茵 ,  薛晓勇 ,  张佶 ,  吴雨欣 ,  胡倍源 ,  廖启宏 ,  徐乐

IPC: G11C11/56 ,  G11C16/02 ,  H01L27/115 ,  G11C16/10

Abstract: 本发明属于集成电路技术领域，具体为一种电阻转换存储器及对这种存储器进行存储操作的方法。采用相变材料(如Ge2Sb2Te5)或者二元以上(包括二元)的多元金属氧化物(如CuxO1＜x≤2、WOx2≤x≤3、钛的氧化物、镍的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物等)作为存储电阻，每个存储单元中都包括两个存储电阻，每个存储电阻的第一电极都与同一个选通器件连接，第二电极与不同的位线耦连，形成同一存储单元中若干个存储电阻共享同一个选通器件的结构。这种存储器不仅大大提高存储集成密度，而且提供更强的写操作信号。