-
公开(公告)号：CN110750948A
公开(公告)日：2020-02-04
申请号：CN201810748599.5
申请日：2018-07-06
Applicant: 复旦大学
IPC: G06F30/36 , G06F30/373 , G06F30/20
Abstract: 本发明属集成电路设计中模拟电路设计参数自动优化领域，具体涉及一种基于高斯过程模型(Gaussian Process)，采用并行贝叶斯优化(Batch Bayesian Optimization)算法的电路优化方法，本方法在每次迭代中，首先构建高斯过程模型，然后由高斯过程模型构建多个获取函数，并对这些获取函数进行多目标优化，得到获取函数的帕累托前沿(Pareto front)，并从帕累托前沿上选择多个进行电路仿真的点。该方法能大幅减少优化过程中电路的仿真次数，获得符合性能要求的模拟电路设计参数，同时可以利用并行优化技术加速电路优化。
-
公开(公告)号：CN105868427B
公开(公告)日：2019-12-20
申请号：CN201510028575.9
申请日：2015-01-20
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属半导体可制造性设计领域，具体涉及考虑深亚微米工艺扰动的SRAM快速失效概率仿真计算方法。本方法中，通过在参数空间内进行椭球体变换，并采用自适应网格划分和滑动窗口方法，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率以及参数空间的失效边界信息。本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；且仿真过程精度高、仿真次数少，能达到快速计算的目的；本发明方法不仅得到SRAM失效概率而且得到参数空间失效边界分布，有利于电路的优化设计。
-
公开(公告)号：CN109901913A
公开(公告)日：2019-06-18
申请号：CN201711308530.2
申请日：2017-12-11
Applicant: 复旦大学
Abstract: 本发明属于计算机多线程并行编程领域，涉及一种执行失败后，可控重复执行次数(N-retry)的多线程事务存储编程模型方法。本发明将原事务存储编程模型进行修改，对执行失败的事务控制重复执行次数，并通过构建任务队列，若事务执行失败，则将该事务执行的任务返回至任务队列尾部的方式，确保并行模型的正确性，并避开多线程程序中的热点资源，减少事务总执行失败次数，提高程序并发效率。本方法易用性高，能在高冲突并行算法中显著提高并行效率。
-
公开(公告)号：CN104376139B
公开(公告)日：2018-10-26
申请号：CN201310357552.3
申请日：2013-08-15
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路领域，涉及一种基于谱分析的图同构判断方法；该方法将大规模纯电阻网络图建模为非混合无向简单图，将二维平面图映射成一维分布，根据处理后的一维分布的情况来判定两图是否同构。本发明方法对无向非混合简单图具有判断结果准确、快速的特点，特别是对于大规模无向非混合简单图，所述方法的速度明显快于目前性能较好的Nauty方法，能很好地应用于大规模集成电路中相同子电路的判定、有机化学中同分异构体的判定等领域。
-
公开(公告)号：CN108614903A
公开(公告)日：2018-10-02
申请号：CN201611134827.7
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路设计自动化领域，具体涉及一种基于相关性聚类和协方差收缩技术的集成电路仿真数据相关性建模方法及装置：本发明中首先获得建模所需的电路仿真数据，然后根据该数据构造一个原始多元正态分布，通过相关性聚类和协方差收缩技术，对该分布进行修正，得到一个以修正后的多元正态分布表示的相关性模型。本发明提高了相关性模型的可靠性和准确性，使得电路仿真数据的相关性模型可适用于任意规模的电路，利用该模型开发的算法在准确度和效率上都得以保证。
-
Patent Agency Ranking
公开(公告)号：CN104346490B
公开(公告)日：2017-10-10
申请号：CN201310347294.0
申请日：2013-08-09
Applicant: 复旦大学
Abstract: 本发明属半导体光刻工艺可制造性设计领域，具体涉及一种三重曝光光刻工艺的版图图案分解方法。先采用矩形扩展的方法构建冲突图；然后随机产生三着色初始解，每轮优化分别依次固定一种颜色，对剩余二种颜色的冲突子图利用双重曝光图案分配方法进行双着色优化，重复迭代优化过程，直到当前最优解若干次未发生更新；最后反复调用上述步骤多次并从中挑选最优的三着色结果作为输出。本发明采用已有的双重曝光图案分配方法，采用多次计算选其最优的策略，寻找全局最优解，达到为三重曝光光刻工艺分配版图图案的目的。
-
公开(公告)号：CN105893644A
公开(公告)日：2016-08-24
申请号：CN201410771314.1
申请日：2014-12-15
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属于集成电路半导体制造技术领域，涉及一种电子束和双重图案光刻工艺中版图图案分解的方法。本发明将同时最小化电子束使用面积和缝合点数目的版图图案分解问题表示成删点两划分问题；所述方法包括：根据输入版图文件和冲突距离B，构建含虚拟点的冲突图G；将平面化后的冲突图上删点两划分问题转化为奇数环覆盖问题；用primal-dual方法求解奇数环覆盖问题；后处理剩余冲突边。本方法可行性高，能够在合理的时间内获得优于传统两阶段方法的求解结果，可用于解决大规模版图的图案分解问题。
-
公开(公告)号：CN103093019B
公开(公告)日：2016-08-10
申请号：CN201110346689.X
申请日：2011-11-06
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属电路分析领域，涉及一种模拟电路多参数鲁棒稳定性分布的分析方法。本发明结合模拟电路符号仿真技术、控制论中的Routh Table等稳定性判别方法、区间计算方法、高维空间切分技术和重要性采样蒙特卡洛方法，建立一个完整的模拟电路在多参数空间中鲁棒稳定性分布分析方法。该方法克服了现有技术的不足，采用区间计算方法，得到的稳定性结论是确定性的结论；采用参数轴相关性优先的切分技术，有效地提升高维参数空间中的切分效率；针对无法判定稳定性的电路参数向量集合，采用基于体积的重要性采样蒙特卡洛方法对其稳定百分比进行估算。该方法可解决模拟电路在参数空间中稳定性分布问题和稳定百分比等统计问题。
-
公开(公告)号：CN104978447A
公开(公告)日：2015-10-14
申请号：CN201410146475.1
申请日：2014-04-14
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本方法属于集成电路领域，涉及一种晶体管精确近似表格查找模型的建模和估值方法。通过建立非线性电路中晶体管的非均匀网格表格模型，借助简单的哈希映射和辅助的查找表实现仿真过程中待估点的快速查找及其对应物理参数的估值。该方法继承了基于树状模型近似方法自适应划分的优势，解决了当前基于树状结构的非均匀网格模型中单元查找速度慢的问题。通过在非均匀网格上进行三次Hermite样条插值保证表格模型计算的连续性和平滑性，克服了现有技术中导数不连续导致收敛困难的问题，该方法可显著加速仿真过程中晶体管模型计算过程，以可接受的内存需求有效缩短电路仿真中瞬态分析的时间并获得较高的精度。
-
公开(公告)号：CN104424370A
公开(公告)日：2015-03-18
申请号：CN201310383414.2
申请日：2013-08-28
Applicant: 复旦大学
IPC: G06F17/50
Abstract: 本发明属集成电路计算机辅助设计/电子设计自动化领域，具体涉及集成电路寄生参数提取方向中一种结合边界积分方程和随机法的导体或介质粗糙边界面电荷密度提取方法。其中包括，构造一个或多个球体包含全部待求边界，每个球体与区域边界相交为一个粗糙patch曲面；在每个半球面Γ和粗糙patch曲面围成的封闭曲面上应用特殊Green函数的边界元法进行求解。本发明属于局部性解法，可提取局部区域的电荷密度，而无需离散全芯片的导体和介质粗糙边界面；并具有随机法天然并行性的优势，易于实现大规模并行计算，解决纳米集成电路中全芯片级的互连线和介质粗糙边界面电荷密度问题。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.027 seconds)
