公开(公告)号：CN111370569B

公开(公告)日：2022-02-01

申请号：CN201910971536.0

申请日：2019-10-12

Applicant: 中国科学院半导体研究所

Inventor： 王开友 ,  曹易

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L27/22

Abstract: 本发明公开了一种光刻胶辅助局域加热的磁存储单元、制备方法和逻辑器件；其中，光刻胶辅助局域加热的磁存储单元包括：衬底；自旋轨道耦合层，位于衬底上，通过在自旋轨道耦合层施加电流产生垂直于自旋轨道耦合层表面方向的自旋流；磁性自由层，位于自旋轨道耦合层上，磁性自由层包括遮挡区域和加热区域，遮挡区域上覆盖有光刻胶，通过对磁性自由层的加热区域进行加热产生磁性自由层成分、结构或磁性的梯度变化，并联合自旋流使磁性自由层的磁矩发生定向翻转。本发明可以仅使需要局域加热的位置暴露，而其它位置被光刻胶覆盖，利用光刻工艺(包括浸入式光刻工艺和极紫外光刻工艺等)，其图形可以做到纳米级别，可以实现器件的小型化、提高器件的集成度。

公开(公告)号：CN113270314A

公开(公告)日：2021-08-17

申请号：CN202110522423.X

申请日：2021-05-13

Applicant: 中国科学院半导体研究所

Inventor： 赵丽霞 ,  胡天贵 ,  李晓东 ,  刘剑 ,  王开友

IPC: H01L21/3063 ,  H01L21/3065 ,  H01L21/268 ,  H01L31/18 ,  H01L31/0304 ,  H01L31/0352 ,  B01J27/24 ,  B01J35/10 ,  B01J37/34 ,  B82Y40/00

Abstract: 本发明公开了一种锥形纳米结构的Ⅲ族氮化物及其制备方法，该制备方法包括：将掺杂的Ⅲ族氮化物作为阳极，进行电化学腐蚀，制备具有纵向纳米孔结构的Ⅲ族氮化物；刻蚀所得纵向纳米孔结构的Ⅲ族氮化物至预设深度，制备具有锥形纳米结构的Ⅲ族氮化物。本发明可成功制备具有锥形纳米结构的Ⅲ族氮化物，通过控制电化学腐蚀过程中工作电压的大小、腐蚀时间的长短以及刻蚀过程中的预设刻蚀深度，可实现锥形结构底面直径和高度的调控，方法简单，容易操作。

公开(公告)号：CN112652706A

公开(公告)日：2021-04-13

申请号：CN201910971139.3

申请日：2019-10-12

Applicant: 中国科学院半导体研究所

Inventor： 王开友 ,  李予才

IPC: H01L43/08 ,  H01L43/12

Abstract: 本发明公开了一种无需外部磁场的自旋轨道矩存储单元，所述无需外部磁场辅助的自旋轨道矩。存储单元包括自旋轨道矩磁隧道结结构，该自旋轨道矩磁隧道结结构包括反铁磁绝缘层、位于所述反铁磁绝缘层上的重金属层、位于所述重金属层上的自由层、位于所述自由层上的隧道势垒层及位于所述隧道势垒层上的参考层、及位于所述参考层上的顶电极；其中，通过在所述重金属层中施加电流以产生自旋流。通过所述反铁磁绝缘层对所述自由层与所述重金属层之间的DMI进行调节，使得磁性层在无外磁场下，实现由自旋轨道矩诱导的磁矩定向翻转，从而实现自由层的无外磁场辅助的磁矩翻转。

公开(公告)号：CN106571162A

公开(公告)日：2017-04-19

申请号：CN201610943304.0

申请日：2016-11-02

Applicant: 上扬无线射频科技扬州有限公司 ,  中国科学院半导体研究所

Inventor： 王开友 ,  吴南健 ,  冯鹏 ,  李贵柯 ,  邓元明 ,  伯林

IPC: G11C16/10

CPC classification number: G11C16/10

Abstract: 本发明公开了一种CMOS非易失存储器单元电路，该电路具有四个信号输入端口：分别为CTR，T，W，EN，两个信号输出端口：分别为OUT1和OUT2。该电路由五个PMOS晶体管PM1~PM5和一个电容C1组成。其中晶体管PM1和PM2的栅极和电容C1的一个端口连接在一起，形成一个浮空的存储电荷节点，晶体管PM3的栅极接地，在数据读出时作为参考晶体管使用，晶体管PM4和PM5作为开关使用，用于控制存储单元数据的输出，本发明的特点是制作时工艺流程简单，具有更短的加工时间和更低的成本，此外，该电路的电子隧穿晶体管与数据读出晶体管采用不同的晶体管实现，避免了电子注入和擦除操作对存储单元读出性能的影响，而在电子擦除时使用比电子注入时更强的外部电场，提高了数据写入的速度。

公开(公告)号：CN206194376U

公开(公告)日：2017-05-24

申请号：CN201621169580.8

申请日：2016-11-02

Applicant: 上扬无线射频科技扬州有限公司 ,  中国科学院半导体研究所

Inventor： 王开友 ,  吴南健 ,  冯鹏 ,  李贵柯 ,  邓元明 ,  伯林

IPC: G11C16/10

Abstract: 本实用新型公开了一种CMOS非易失存储器单元电路，该电路具有四个信号输入端口：分别为CTR，T，W，EN，两个信号输出端口：分别为OUT1和OUT2。该电路由五个PMOS晶体管PM1~PM5和一个电容C1组成。其中晶体管PM1和PM2的栅极和电容C1的一个端口连接在一起，形成一个浮空的存储电荷节点，晶体管PM3的栅极接地，在数据读出时作为参考晶体管使用，晶体管PM4和PM5作为开关使用，用于控制存储单元数据的输出，本实用新型的特点是制作时工艺流程简单，具有更短的加工时间和更低的成本，此外，该电路的电子隧穿晶体管与数据读出晶体管采用不同的晶体管实现，避免了电子注入和擦除操作对存储单元读出性能的影响，而在电子擦除时使用比电子注入时更强的外部电场，提高了数据写入的速度。