一种数据加密方法、解密方法、加密系统及解密系统

    公开(公告)号:CN109428720B

    公开(公告)日:2021-09-21

    申请号:CN201710738513.6

    申请日:2017-08-24

    Abstract: 一种数据加密方法、解密方法、加密系统及解密系统。所述加密方法包括:处理器获取PUF模块初始化产生的第一真实响应数据,基于所述第一真实响应数据得到第一密钥数据,并将所述第一密钥数据发送至加密装置;所述加密装置生成对待加密数据进行加密的加密密钥,利用所述加密密钥对待加密数据进行加密,将加密后的数据存储在第一存储器中;并利用所述第一密钥数据对所述加密密钥进行加密,得到第二密钥数据;第二存储器获取所述第一真实响应数据对应的辅助数据及所述第二密钥数据并进行存储。应用上述方案,可以提高数据的安全性。

    逻辑加密卡及其认证方法、计算机可读存储介质

    公开(公告)号:CN113395156A

    公开(公告)日:2021-09-14

    申请号:CN202010176167.9

    申请日:2020-03-13

    Abstract: 一种逻辑加密卡及其认证方法、计算机可读存储介质。所述方法包括:当所述逻辑加密卡接收到读卡器发送的非首次认证指令时,获取对应的第一固定数据,替代所述逻辑加密卡产生的第一随机数,并加密发送至所述读卡器;所述非首次认证指令中包含待认证扇区的标识;接收所述读卡器发送的第一响应数据,所述第一响应数据与所述第一固定数据相关;基于所述第一响应数据,得到第一认证结果。采用上述方案,可以提高逻辑加密卡的安全性。

    一种用于2.5D封装FPGA的全局布局方法

    公开(公告)号:CN113139361A

    公开(公告)日:2021-07-20

    申请号:CN202010058580.5

    申请日:2020-01-19

    Abstract: 一种用于2.5D封装FPGA的全局布局方法,通过一个线长估计函数定义线长约束条件,通过一个惩罚代价函数来约束超长线路SLL,通过一个时钟栅栏区域代价函数来处理时钟约束,通过一个基于3D泊松方程的三维模块分布成本函数来约束模块分布,将2.5D封装FPGA的全局布局方法表示为一个包含了线长估计函数、惩罚代价函数、时钟栅栏区域代价函数和三维模块分布成本函数的无约束优化问题,将无约束优化问题表述为具有线性约束的可分离优化问题,采用近端群域ADMM求解可分离优化问题,运用时钟约束合法化来进行详细布局,从而实现布局合法化。本发明加快了布局计算时间,在满足时钟约束和线长约束的基层上显著减少了超长线路,得到了更加有效的合法化布局结果。

    一种优化的三模冗余加固电路结构

    公开(公告)号:CN111177985A

    公开(公告)日:2020-05-19

    申请号:CN201911239200.1

    申请日:2019-12-06

    Abstract: 本发明提出一种优化的三模冗余加固电路结构,涉及三模冗余电路优化技术领域,能够更好地改善现有技术中面积和功耗上的浪费情况。所述电路结构包括:COMB1一端连接DATA_IN_TMRO,另一端与DFF1和VOTER5的一端连接;所述DFF1一端连接CLKTMRO,另一端与VOTER1和VOTER2的一端连接;所述VOTER1的一端还与DFF2的一端和DFF5的另一端连接,所述VOTER1的另一端与COMB3的一端连接;所述COMB3的另一端与DFF3和VOTER6的一端连接;所述DFF3的一端输入CLK_TMRO,所述DFF3的另一端与VOTER3的一端、VOTER7的一端连接;所述VOTER3的一端还与DFF4的一端、DFF6的一端连接,所述VOTER3的另一端连接DATAOUTTMRO;还包括COMB2,所述COMB2的一端连接DATA_IN_TMR1,另一端与DFF2的一端和所述VOTER5的一端连接;所述DFF2的一端连接CLK_TMR1,另一端与所述VOTER2的一端连接。

    一种针对28nm的三路全隔离的三模冗余的抗辐照电路

    公开(公告)号:CN111147063A

    公开(公告)日:2020-05-12

    申请号:CN201911239238.9

    申请日:2019-12-06

    Abstract: 本发明实施例提供了一种针对28nm的三路全隔离的三模冗余的抗辐照电路,涉及抗辐照电路技术领域,能够实现单粒子翻转,单粒子多比特翻转加固与面积损耗最小。所述电路包括:本征电路、延时路1和延时路2,本征电路包括组合逻辑,组合逻辑一端输入数据,另一端与寄存器1的一端连接,寄存器1的另一端连接大数据判决器的一端,大数据判决器的另一端输出数据;延时路1包括:deglitch1,deglitch1的一端连接组合逻辑的另一端,deglitch1的另一端连接寄存器2的一端,寄存器2的另一端连接大数据判决器的一端;延时路2包括:deglitch2,所述deglitch2的一端连接组合逻辑的另一端,deglitch2的另一端连接寄存器3,寄存器3的另一端连接大数据判决器的一端。

    NDEF数据的读取及上传方法、终端、标签芯片、可读介质

    公开(公告)号:CN110728159A

    公开(公告)日:2020-01-24

    申请号:CN201810787719.2

    申请日:2018-07-17

    Abstract: 一种NDEF数据的读取及上传方法、终端、标签芯片、可读介质,所述NDEF数据的读取方法包括:确定读取NDEF数据的发起时刻,所述发起时刻包括以下任意一种:预设的重发时间间隔超时的时刻、预设的断点续传时间间隔超时的时刻和预设的最大延时时间间隔超时的时刻;在所述发起时刻,发送NDEF数据访问请求指令至底层操作系统,使得所述底层操作系统为电子标签芯片上电,所述电子标签芯片基于不同的上电时刻选择重发NDEF数据、断点续传NDEF数据或者新传NDEF数据;接收并获取所述电子标签芯片经由所述底层操作系统发送的NDEF数据。应用上述方案,可以提高数据传输效率和准确率。

    数据加、解密方法及数据加、解密系统

    公开(公告)号:CN109428712A

    公开(公告)日:2019-03-05

    申请号:CN201710738505.1

    申请日:2017-08-24

    Abstract: 一种数据加、解密方法及数据加、解密系统。所述加密方法包括:处理器获取PUF模块初始化产生的第一真实响应数据,基于所述第一真实响应数据得到私钥数据,基于所述私钥数据得到对应的公钥数据并发送至加密装置;所述加密装置生成对待加密数据进行加密的加密密钥,利用所述加密密钥对待加密数据进行加密,将加密后的数据存储在第一存储器中;并利用所述公钥数据对所述加密密钥进行加密,得到密钥数据;所述第二存储器获取所述第一真实响应数据对应的辅助数据及所述密钥数据并进行存储。应用上述方案,可以提高数据的安全性。

    基于蒙哥马利模乘的数据处理方法、模乘运算方法及装置

    公开(公告)号:CN106681690B

    公开(公告)日:2019-02-26

    申请号:CN201510753005.6

    申请日:2015-11-07

    Abstract: 一种基于蒙哥马利模乘的数据处理方法、模乘运算方法及装置。所述基于蒙哥马利模乘的数据处理方法包括:采用如下步骤计算所述第一值s2:将所述模数N左移n‑c位,获得N1;计算R对N1取模后的值,得到计算结果s1,并将所述s1写入至第一存储器;对所述第一存储器的值s1执行一次模加运算后,得到计算结果s21,将所述计算结果s21作为第二存储器的初始值写入至所述第二存储器;调用所述蒙哥马利模乘器对所述第二存储器的初始值s21执行n‑1次模乘运算,并将第n‑1次模乘运算的结果R2mod N作为所述第一值s2输出。应用所述方法可以有效减少计算量,提高计算效率,并且可以实现任意长度的蒙哥马利模乘运算。

Patent Agency Ranking