公开(公告)号：CN118524702A

公开(公告)日：2024-08-20

申请号：CN202311163212.7

申请日：2023-09-11

Applicant: 三星电子株式会社

Inventor： 严祥训 ,  赵珉熙 ,  李元锡 ,  郑宇齐

IPC: H10B12/00

Abstract: 提供了一种半导体器件及制造半导体器件的方法。所述半导体器件可以包括位于衬底上的位线、位于位线上并且在垂直于位线的方向上延伸的沟道图案、与位线相交并且与沟道图案间隔开的字线、位于沟道图案与字线之间的栅极绝缘图案、位于字线上的绝缘图案，以及连接到沟道图案的着陆焊盘。栅极绝缘图案可以包括分别具有第一介电常数和第二介电常数的第一栅极绝缘图案和第二栅极绝缘图案。第二栅极绝缘图案可以位于第一栅极绝缘图案与字线之间。第一介电常数和第二介电常数可以不同。第一栅极绝缘图案的第一宽度可以不同于第二栅极绝缘图案的第二宽度。

公开(公告)号：CN109427789B

公开(公告)日：2024-03-15

申请号：CN201810957390.X

申请日：2018-08-21

Applicant: 三星电子株式会社

Inventor： 徐亨源 ,  李元锡 ,  赵珉熙 ,  卞贤淑

IPC: H10B12/00

Abstract: 公开了一种半导体器件，半导体器件包括衬底，衬底包括由器件隔离层限定的有源区。字线结构在形成在衬底的上部中的沟槽中。字线结构包括覆盖沟槽的内表面的栅极绝缘图案。栅极电极图案在栅极绝缘图案上。第一功函数图案在栅极绝缘图案和栅极电极图案之间。第二功函数图案在第一功函数图案上，并沿栅极电极图案的侧面延伸。第一功函数图案的顶面位于在栅极电极图案的底面以下的水平处。第一功函数图案具有比第二功函数图案大的功函数。

公开(公告)号：CN109390340B

公开(公告)日：2024-03-15

申请号：CN201810901544.3

申请日：2018-08-09

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金奉秀 ,  金俊秀 ,  山田悟 ,  李元锡 ,  黄有商

IPC: H10B12/00

Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

公开(公告)号：CN116130455A

公开(公告)日：2023-05-16

申请号：CN202210802412.1

申请日：2022-07-07

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金容锡 ,  金熙中 ,  赵珉熙 ,  黄有商

IPC: H01L23/538 ,  H01L29/10 ,  H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：堆叠结构，包括竖直堆叠在基底上的层组并且包括字线、沟道层和电连接到沟道层的数据存储元件；以及位线，在堆叠结构的一侧上竖直延伸，其中，层组中的每个的字线在平行于基底的顶表面的第一方向上延伸，层组包括顺序堆叠的第一层组和第二层组，沟道层在第一层组的字线下方，沟道层在第二层组的字线上方，并且位线包括连接到第一层组的沟道层的第一突起部分以及连接到第二层组的沟道层的第二突起部分。

公开(公告)号：CN115939180A

公开(公告)日：2023-04-07

申请号：CN202210634014.3

申请日：2022-06-06

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金熙中 ,  李元锡 ,  赵珉熙

IPC: H01L29/10 ,  H01L23/538 ,  H01L29/423 ,  H10B12/00 ,  H10B63/10

Abstract: 可以提供一种半导体存储器件。所述半导体存储器件可以包括：位线；沟道图案，所述沟道图案位于所述位线上，所述沟道图案包括设置在所述位线上的水平沟道部分和从所述水平沟道部分垂直延伸的垂直沟道部分；字线，所述字线设置在所述沟道图案上以与所述位线交叉，所述字线包括设置在所述水平沟道部分上的水平部分和从所述水平部分垂直延伸以面对所述垂直沟道部分的垂直部分；以及栅极绝缘图案，所述栅极绝缘图案设置在所述沟道图案与所述字线之间。

公开(公告)号：CN108155188B

公开(公告)日：2023-04-07

申请号：CN201711245214.5

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  山田悟 ,  金俊秀 ,  朴洪来 ,  李元锡 ,  全南镐

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：具有有源区的衬底；延伸跨过所述有源区的字线；在所述字线之间的所述有源区上的位线，所述位线和所述有源区之间的位线节点接触部；以及在所述有源区的端部上的存储节点接触部，其中所述位线节点接触部或所述存储节点接触部中的一个或多个包括硅锗。

公开(公告)号：CN115799312A

公开(公告)日：2023-03-14

申请号：CN202211093457.2

申请日：2022-09-08

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金熙中 ,  赵珉熙

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/786

Abstract: 一种半导体装置，包括：衬底；在衬底上的栅电极；在衬底和栅电极之间的沟道层，沟道层包括非晶氧化物半导体，并且栅电极的宽度大于沟道层的宽度；连接到沟道层的第一侧表面的第一导电电极；以及连接到沟道层的第二侧表面的第二导电电极。

公开(公告)号：CN115346983A

公开(公告)日：2022-11-15

申请号：CN202210169606.2

申请日：2022-02-23

Applicant: 三星电子株式会社 ,  汉阳大学校产学协力团

Inventor： 郑在景 ,  柳民泰 ,  薛玹珠 ,  柳成原 ,  李元锡 ,  赵珉熙 ,  许栽硕

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器件，包括：位线，在第一方向上延伸；沟道图案，在位线上并且包括与位线接触的第一氧化物半导体层和在第一氧化物半导体层上的第二氧化物半导体层，其中，第一氧化物半导体层和第二氧化物半导体层中的每一个包括与位线平行的水平部分以及从水平部分竖直地突出的第一竖直部分和第二竖直部分；第一字线和第二字线，在第二氧化物半导体层的第一竖直部分与第二竖直部分之间并且在第二氧化物半导体层的水平部分上；以及栅介电图案，在沟道图案与第一字线和第二字线之间。第二氧化物半导体层的厚度大于第一氧化物半导体层的厚度。

公开(公告)号：CN114765209A

公开(公告)日：2022-07-19

申请号：CN202210020435.7

申请日：2022-01-10

Applicant: 三星电子株式会社

Inventor： 柳民泰 ,  严祥训 ,  李基硕 ,  李玟洙 ,  李元锡 ,  赵珉熙

IPC: H01L29/04 ,  H01L29/786 ,  H01L27/108 ,  H01L27/11568

Abstract: 提供了一种通过改善界面特性同时减少泄漏电流而性能提高的半导体存储器装置以及制造其的方法。半导体存储器装置包括：导线，其位于衬底上；第一层间绝缘层，其暴露出导线并且在衬底上限定沟道槽；沟道层，其沿着沟道槽的底部和侧表面延伸；第一栅电极和第二栅电极，它们在沟道槽中彼此间隔开；第一栅极绝缘层，其位于沟道层与第一栅电极之间；以及第二栅极绝缘层，其位于沟道层与第二栅电极之间。沟道层包括顺序地堆叠在导线上的第一氧化物半导体层和第二氧化物半导体层。第一氧化物半导体层的结晶度大于第二氧化物半导体层的结晶度。

公开(公告)号：CN107731907B

公开(公告)日：2022-05-31

申请号：CN201710605564.1

申请日：2017-07-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  安佑松 ,  崔民洙 ,  山田悟 ,  金俊秀 ,  李盛三

IPC: H01L29/423 ,  H01L29/78

Abstract: 提供一种半导体装置，所述半导体装置包括：有源区，位于基底上；器件隔离膜，位于基底上以限定有源区；栅极沟槽，包括位于有源区中的第一部分和位于器件隔离膜中的第二部分；栅电极，包括嵌入在栅极沟槽的第一部分中的第一栅极和嵌入在栅极沟槽的第二部分中的第二栅极；第一栅极覆盖图案，位于第一栅极上并填充栅极沟槽的第一部分；第二栅极覆盖图案，位于第二栅极上并填充栅极沟槽的第二部分，第一栅极的上表面高于第二栅极的上表面，第一栅极覆盖图案和第二栅极覆盖图案具有不同的结构。