公开(公告)号：CN114927569B

公开(公告)日：2024-06-18

申请号：CN202210553866.X

申请日：2022-05-20

Applicant: 重庆邮电大学

Inventor： 黄义 ,  王学成 ,  王礼祥 ,  王琦 ,  陈伟中 ,  严文生 ,  张楠 ,  张红升

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有双沟槽的4H‑SiC横向绝缘栅双极型晶体管器件，属于功率半导体器件技术领域。该器件包括沟槽氧化层、N‑drift区、轻掺杂P‑epi层、重掺杂P+epi层、N型4H‑SiC衬底、P‑base区、N+注入区、P+注入区Ⅰ、P+注入区Ⅱ、N‑buffer区、金属衬底电极、金属集电极、金属发射极、栅极氧化层和多晶硅沟槽栅。本发明基于高可靠性的N型4H‑SiC衬底，深入漂移区的氧化层沟槽在器件正向阻断时辅助耗尽漂移区、同时减小了发射极和集电极之间的寄生电容；延伸到P‑epi层的沟槽栅结构提高了器件的栅氧可靠性，并且与其他器件隔离，简化了制造工艺。

公开(公告)号：CN117423738A

公开(公告)日：2024-01-19

申请号：CN202311391517.3

申请日：2023-10-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  魏子凯 ,  刘挺 ,  杨虹

IPC: H01L29/739 ,  H01L29/06 ,  H01L27/07

Abstract: 本发明涉及一种集成MPS快恢复二极管的RC‑IGBT器件，属于半导体技术领域。该器件包括阴极P+区、阴极P‑well区、阴极N+区、漂移区、阳极N‑buffer区、阳极P+区、阳极N+区、阳极P‑well区、阴极MOS氧化层、阴极MOS多晶硅栅极、阴极MPS快恢复二极管和阳极MOS氧化层。其中阴极P+区、阴极P‑well区、阴极N+区、漂移区、阴极MOS氧化层和阴极MOS多晶硅栅极构成阴极MOS区，用于控制该器件的开启与关断；阳极N+区、阳极P‑well区和阳极MOS氧化层构成阳极MOS区，为该器件提供反向导通能力。本发明通过集成MPS快恢复二极管大大提高了器件的反向恢复性能。

公开(公告)号：CN116344605A

公开(公告)日：2023-06-27

申请号：CN202310562730.X

申请日：2023-05-18

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  魏子凯 ,  李程 ,  沈文良 ,  张红升

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。

公开(公告)号：CN113097310B

公开(公告)日：2023-03-24

申请号：CN202110362550.8

申请日：2021-04-02

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄元熙 ,  黄垚 ,  李顺 ,  黄义 ,  张红升

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有电子积累效应的鳍式EAFin‑LDMOS器件，属于半导体技术领域。该器件分为：衬底、埋氧层和器件上面部分；其中器件上面部分包括：栅氧化层；栅氧化层外侧部分：从左至右依次是源极P+区、源极N+区、P‑body、漂移区和漏极N+区；栅氧化层内侧部分：从左至右依次是栅极P+区、栅极P‑body、控制结构的漂移区、控制结构的漏极N+区和控制结构的漏极P+区。本发明在器件中使用了电子积累效应，并采用了鳍式结构，在保持较高的击穿电压下大幅度降低Ron,sp，最终提高了Baliga优值FOM。

公开(公告)号：CN112420846B

公开(公告)日：2023-03-14

申请号：CN202011417175.4

申请日：2020-12-04

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/78 ,  H01L29/10

Abstract: 本发明涉及一种具有表面和体内双沟道的横向超结薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统表面栅薄层SOI‑LDMOS器件上，在埋氧层处额外引入体内栅极并在漂移区引入P型埋层，优点：(1)在正向导通时，该器件的表面与体内同时形成两个导电沟道，使电子的注入能力有很大的提升，从而降低器件的比导通电阻。引入的P型埋层提高了漂移区N型层的浓度进而优化器件的正向导通性能，最终降低器件的比导通电阻。(2)在击穿时，P型埋层优化漂移区的电场强度分布，P型埋层与N型层相互耗尽从而使漂移区发生电荷补偿效应。(3)在埋氧层引入体内栅极，提高了器件的跨导gm，从而使栅极电压对电流的控制能力增强。

公开(公告)号：CN111326576B

公开(公告)日：2023-03-14

申请号：CN202010092899.X

申请日：2020-02-14

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  李顺 ,  黄垚 ,  黄元熙 ,  黄义 ,  贺利军 ,  张红升

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/08

Abstract: 本发明涉及一种具有纵向分离阳极结构的SALIGBT器件，属于半导体功率器件领域。本发明将传统SA‑LIGBT的N+阳极和P+阳极分离，将N+阳极设置在器件内部，通过增加N+阳极的纵向深度，延长单极性导电模式下电子的流动路径；N+阳极下方P型浮空层可以增大器件的阳极分布电阻，通过调节N+阳极的纵向深度和P型浮空层的掺杂浓度，完全消除snapback效应。本发明利用了器件的纵向长度减少芯片面积；正向导通时，新结构LIGBT的正向导通压降为0.91V，相比于分离阳极短路型LIGBT和常规阳极短路LIGBT分别减少了6.2％和24％；关断时，N+阳极可以快速抽取漂移区中的电子，其关断时间为370ns，相比于传统LIGBT和介质隔离型LIGBT减少了82％和23％。

公开(公告)号：CN112466955B

公开(公告)日：2022-10-11

申请号：CN202011407861.3

申请日：2020-12-04

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

Abstract: 本发明涉及一种具有体内导电沟道的薄层SOI‑LDMOS器件，属于半导体功率器件技术领域。该器件在传统薄层SOI‑LDMOS器件的基础上，将表面栅极转移到埋氧层中形成体内栅极，在P‑body下表面形成体内导电沟道。同时，在器件的漂移区刻蚀并填充二氧化硅，该器件具有以下优点：在正向导通时，体内栅电压对电流的控制能力有很大的提高，器件的跨导gmMAX相比与传统器件、传统超结器件分别提高了298.7％、87.1％，进一步在漂移区刻蚀并填充二氧化硅能提高漂移区的掺杂浓度进而减小器件的比导通电阻，最终提高器件的Baliga优值FOM。

公开(公告)号：CN112420830B

公开(公告)日：2022-07-15

申请号：CN202011409291.1

申请日：2020-12-04

Applicant: 重庆邮电大学

Inventor： 贺利军 ,  赵勃阳 ,  何承运 ,  谢治杨 ,  张金沙 ,  戚飞 ,  张楠 ,  陈伟中

IPC: H01L29/778 ,  H01L29/423

Abstract: 本发明涉及一种具有多指栅极高电子迁移率晶体管器件，属于半导体射频器件技术领域。该InP高电子迁移率晶体管器件结构包括金属源极、金属漏极、金属多指形栅极、金属背栅、In0.53Ga0.47As盖帽层、In0.52Al0.48As肖特基势垒层、In0.52Al0.48As间隔层、In0.7Ga0.3As沟道层、In0.52Al0.48As缓冲层、InP衬底。该器件结构特点在于：使用了多指形栅和背栅作为栅极，并在In0.52Al0.48As肖特基势垒层和In0.7Ga0.3As沟道层引入了两层δ掺杂，减小了栅极的寄生参数，并减弱因缩小栅极尺寸而引起的短沟道效应。本发明在保证器件的正向导通性能不改变的前提下，通过减小栅极寄生参数和引入δ掺杂，能够有效地提高器件的截止频率和最大振荡频率。

公开(公告)号：CN113540224A

公开(公告)日：2021-10-22

申请号：CN202110812047.8

申请日：2021-07-19

Applicant: 重庆邮电大学

Inventor： 黄义 ,  王礼祥 ,  秦海峰 ,  许峰 ,  陈伟中 ,  王琦 ,  张红升

IPC: H01L29/739 ,  H01L29/20 ,  H01L29/06

Abstract: 本发明涉及一种N衬底沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管呈左右对称结构，左半边结构包括P+集电极、N‑漂移区、P‑沟道区、N+发射极衬底、绝缘介质层、栅极金属接触区、集电极金属接触区、发射极金属接触区Ⅰ和发射极金属接触区Ⅱ。本发明基于N+型GaN衬底材料上，从上至下采用P/N/P/N的沟槽型IGBT垂直器件结构，综合提升导通电阻、关断时间等器件电学特性。

公开(公告)号：CN112242449A

公开(公告)日：2021-01-19

申请号：CN202011120170.5

申请日：2020-10-19

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦海峰 ,  王礼祥 ,  许峰 ,  黄义

IPC: H01L29/861 ,  H01L29/868 ,  H01L29/06

Abstract: 本发明涉及一种基于SiC衬底沟槽型MPS二极管元胞结构，属于半导体技术领域。该器件在传统MPS器件的基础上，引入沟槽SiO2介质区和P型保护环，具有优点：(1)在正向导通单极性导电模式下，沟槽SiO2介质区和P型保护环对电子具有阻挡作用，阻碍电子直接流向肖特基接触区，使得电子在P+发射区下方不断地积累，P+N‑结达到开启电压后向N‑低浓度外延层注入空穴，器件进入双极性导电模式从而有效抑制电压回跳现象，最终消除snapback效应。(2)在反向击穿时，沟槽SiO2介质区和P型保护环屏蔽肖特基结的表面电场，将表面最大电场引入体内，使器件在体内发生击穿，从而减小器件的反向漏电流。