一种基于CMOS的温度补偿FBAR晶体振荡器的电路

    公开(公告)号:CN211405972U

    公开(公告)日:2020-09-01

    申请号:CN202020437567.6

    申请日:2020-03-31

    Applicant: 福州大学

    Abstract: 本实用新型涉及一种基于CMOS的温度补偿FBAR晶体振荡器的电路。所述Pierce振荡电路的正弦信号输出端与输出缓冲电路的输入端连接,输出缓冲电路的输出端与分频器的输入端连接,分频器的输出端与温度传感器的输入端连接,温度传感器的输出端与非易失性存储器模块的输入端连接,非易失性存储器模块的输出端分别与第一开关电容阵列、第二开关电容阵列的开关控制信号端连接,第一开关电容阵列的一端、第二开关电容阵列的一端分别与Pierce振荡电路的第一负载电容输入端、第二负载电容输入端连接,第一开关电容阵列、第二开关电容阵列的另一端均连接至GND。本实用新型通过非易失性存储器模块在不同温度下调节相应的负载电容容值来减小FBAR振荡电路随温度变化产生的频率漂移,提高了频率稳定度。(ESM)同样的发明创造已同日申请发明专利

    超高频RFID的PIE解码与CRC校验同步进行的电路

    公开(公告)号:CN203260043U

    公开(公告)日:2013-10-30

    申请号:CN201320203438.0

    申请日:2013-04-20

    Applicant: 福州大学

    Abstract: 本实用新型提供一种超高频RFID的PIE解码与CRC校验同步进行的电路,包括边沿检测脉冲模块、行波计数器、状态机、比较器、CG模块以及CRC模块;边沿检测脉冲模块的输出端分别与行波计数器、状态机以及CG模块的输入端连接,CG模块的输出端与CRC模块的输入端连接;行波计数器的输出端与比较器的输入端连接,比较器的输出端与CRC模块的输入端连接;行波计数器还通过状态机与比较器连接。本实用新型不仅实现了PIE解码过程与CRC校验过程的同步,而且电路结构简单,设计成本低。

    基于堆叠式的低功耗FBAR振荡器电路

    公开(公告)号:CN214959478U

    公开(公告)日:2021-11-30

    申请号:CN202121127646.8

    申请日:2021-05-25

    Applicant: 福州大学

    Abstract: 本实用新型提出一种基于堆叠式的低功耗FBAR振荡器电路,其特征在于,包括:依次连接的:电源端口、电流产生电路单元和基于堆叠式核心振荡电路单元;所述电流产生电路单元用于产生与输入电源电压无关的电流;所述基于堆叠式核心振荡单元用于提供负阻用于补偿谐振回路的能量损耗。该电路基于堆叠式的Pierce振荡器结构,能够实现较大的输出摆幅,并且具有低功耗、低相位噪声、面积小等特性。

    一种基于FPGA的MIMO软件无线电发射装置

    公开(公告)号:CN208299798U

    公开(公告)日:2018-12-28

    申请号:CN201820961958.0

    申请日:2018-06-21

    Applicant: 福州大学

    Abstract: 本实用新型提出一种基于FPGA的MIMO软件无线电发射装置,所述发射装置包括数字基带发射电路、射频电路、带通滤波器、天线;所述天线经带通滤波器与射频电路连接;所述数字基带发射电路内置两个发射通道与射频电路连接;所述发射通道内置用于处理发射码流数字基带部分的FPGA,所述FPGA包括信源编码电路、信源编码方案配置电路、信道编码电路、信道编码方案配置电路、信道编码速率匹配电路、信道编码速率配置电路、串并转换电路、IFFT变换电路、循环前缀添加电路、并串转换电路;当发射装置发射码流时,所述码流拆分为两组分别放在两个发射通道处发射;本实用新型利用软件无线电和FPGA技术设计,属于模块化程度高、灵活性高、可重配置性高的MIMO发射装置。

    一种应用于FBAR振荡器的低功耗温度传感器

    公开(公告)号:CN214951835U

    公开(公告)日:2021-11-30

    申请号:CN202121134332.0

    申请日:2021-05-25

    Applicant: 福州大学

    Abstract: 本实用新型提出一种应用于FBAR振荡器的低功耗温度传感器,所述温度传感器包括温度前端电路、ADC、时序产生电路;所述时序产生电路向温度前端电路动态匹配单元提供控制信号,并向ADC的采样保持电路提供非交叠时钟;所述温度前端电路与ADC相连并输出与温度正相关的电压ΔVBE和与温度负相关的电压VBE,所述ADC根据温度前端电路提供的电压信息,向外部电路输出含温度信息的脉冲宽度调制信号;本实用新型在满足低功耗、小体积的要求基础上,使用辅助电路分别提高测温精度和分辨率。满足了温度补偿电路对于高温度灵敏度的要求。

    一种用于双电极心电采集系统的交流导联脱落检测电路

    公开(公告)号:CN209074605U

    公开(公告)日:2019-07-09

    申请号:CN201821249434.5

    申请日:2018-08-04

    Applicant: 福州大学

    Abstract: 本实用新型涉及一种用于双电极心电采集系统的交流导联脱落检测电路,包括张弛振荡器、整流器、迟滞比较器、外部电阻、第一电阻、第二电阻、第一电容和第二电容;交流小信号电流源的两个输出分别连接到心电放大器输入端的两个电极上;外部电阻两端连接到心电放大器输入端的两个电极上;所述张弛振荡器两端连接到心电放大器输入端的两个电极上;所述心电放大器其中一个电极通过第一电容和第一电阻连接整流器,所述心电放大器另一个电极通过第二电容和第二电阻连接整流器;所述整流器与迟滞比较器正输入端连接。本实用新型克服了心电信号采集过程中导联意外脱落的情况,可集成度高,有效保证了心电采集系统的正常工作。

    一种基于安卓系统的物流柜状态检测装置

    公开(公告)号:CN206460292U

    公开(公告)日:2017-09-01

    申请号:CN201720089066.1

    申请日:2017-01-24

    Applicant: 福州大学

    Abstract: 本实用新型涉及一种基于安卓系统的物流柜状态检测装置,该装置包括:设置于物流柜每个柜箱内且用于检测柜内是否有物体的红外检测电路、设置于物流柜每个柜箱门锁处且用于检测门锁启闭状态的门磁检测电路、设置于物流柜处的集中控制电路以及设置于物流柜处的触摸显示电路;红外检测电路、门磁检测电路以及触摸显示电路均与集中控制器相连。本实用新型提供的一种基于安卓系统的物流柜状态检测装置,可以同时监测当前物流柜柜门是否开启、柜内是否有物体等状态信息,并将结果返回至安卓界面进行最终的显示。

    一种基于ARM+CPLD结构的继电器组控制装置

    公开(公告)号:CN206460290U

    公开(公告)日:2017-09-01

    申请号:CN201720087051.1

    申请日:2017-01-23

    Applicant: 福州大学

    Abstract: 本实用新型涉及一种基于ARM+CPLD结构的继电器组控制装置,包括ARM单片机、CPLD芯片、继电器组、继电器驱动电路、稳压电源电路以及时钟复位电路;所述ARM芯片与所述CPLD芯片、时钟复位电路连接,所述CPLD芯片经所述继电器驱动电路连接至所述继电器组,所述稳压电源电路用以整个装置提供电源,所述时钟复位电路用以实现整个装置复位功能。本实用新型所设计的装置由于是通过ARM是通过串口发送指令给CPLD,再由CPLD控制继电器组进行相应地动作,具备引脚多,扩展灵活,可重配置等特点,可以广泛地被应用于智能物流柜、超市寄存柜、智能图书馆、自动贩卖机等多种场合。

    安卓系统下基于CPLD的继电器组控制装置

    公开(公告)号:CN206460286U

    公开(公告)日:2017-09-01

    申请号:CN201720064590.3

    申请日:2017-01-19

    Applicant: 福州大学

    Abstract: 本实用新型涉及一种安卓系统下基于CPLD的继电器组控制装置。包括ARM芯片、CPLD芯片、继电器组、继电器驱动电路、电源电路、时钟复位电路、电平转换电路、触摸屏、2G/3G无线模块;所述ARM芯片与所述触摸屏、2G/3G无线模块、CPLD芯片连接,所述CPLD芯片经继电器驱动电路连接至继电器组,所述电源电路、电平转换电路用于为整个装置提供电源,所述时钟复位电路用于实现整个装置复位功能;所述ARM芯片能够运行Android系统。本实用新型通过ARM经串口发送指令给CPLD,再由CPLD控制继电器组进行相应地动作,具备引脚多,扩展灵活,可重配置等特点,可以广泛地被应用于智能物流柜、超市寄存柜、智能图书馆、自动贩卖机等多种场合。

    高电源抑制比、低功耗基准电流及基准电压产生电路

    公开(公告)号:CN203350760U

    公开(公告)日:2013-12-18

    申请号:CN201320290976.8

    申请日:2013-05-24

    Applicant: 福州大学

    Abstract: 本实用新型涉及一种高电源抑制比、低功耗基准电流和基准电压产生电路,其特征在于:包括PMOS管P1、P2和P3以及NMOS管N1、N2、N3、N4和N5,电源VDD连接所述N1的栅极、所述P1、P2和P3的源极以及所述N2和N3的漏极,所述P1的漏极连接所述P1、P2和P3的栅极以及所述N1的漏极,所述N1的源极连接所述N3的源极和所述N4的漏极,所述N4的栅极连接所述N5的栅极和漏极以及所述P2的漏极,所述N2的栅极连接所述N3的栅极和漏极,所述N2、N4和N5的源极连接电源GND,所述P3的漏极作为所述基准电流产生电路的输出端。本实用新型的电路功耗极低,面积小,电源抑制比高。

Patent Agency Ranking