-
公开(公告)号：CN110912560A
公开(公告)日：2020-03-24
申请号：CN201911143612.5
申请日：2019-11-20
Applicant: 清华大学深圳国际研究生院
IPC: H03M1/54
Abstract: 一种带有可重构数据加权平均的多模过采样模数转换器，包括可重构环路滤波器、可重构量化器、带DWA通道、不带DWA通道、带分区DWA通道以及可重构DAC，所述带DWA通道、所述不带DWA通道、所述带分区DWA通道在所述可重构量化器和所述可重构DAC之间组成可重构DWA通道，其中，根据不同的模式选择所述带DWA、所述不带DWA通道和所述带分区DWA通道中任一者的开关导通，其中，在高速低精度模式下，控制所述不带DWA通道的开关导通，在低速高精度模式下，控制所述带DWA的开关导通，在介于两者之间的模式下，控制所述带分区DWA通道的开关导通。本发明的多模过采样模数转换器能够在调制器性能与环路延时上实现整体优化。
-
公开(公告)号：CN108874006B
公开(公告)日：2020-03-24
申请号：CN201710326104.5
申请日：2017-05-10
Applicant: 深圳清华大学研究院
IPC: G05F1/56
Abstract: 本申请提供一种参考电压驱动电路，所述参考电压驱动电路包括负反馈电路及驱动支路；所述负反馈电路包括第一、第二差分运放，第一、第二电平移位电路，以及复制支路；所述复制支路被设置为流过所述复制支路上的电流与流过所述驱动支路上的电流的比例关系为1：K；所述驱动支路接收所述反馈电路提供的第一及第二偏置电压并输出第一、第二驱动电压。所述参考电压驱动电路通过第一、第二电平移位电路能实现宽输出电压范围，所述的驱动支路利用NMOS管和PMOS组成推挽级的输出，提高驱动电压的建立速度。
-
公开(公告)号：CN107769806B
公开(公告)日：2019-11-22
申请号：CN201710964551.3
申请日：2017-10-17
Applicant: 清华大学
Abstract: 本发明涉及高速串行通信中基于二维非对称可变模板的片上眼图监测，属于集成电路设计技术领域。本发明提出的EOM通过两路DAC可调节纵轴的参考电压，通过两路PI可调节横轴的采样时钟，实现非对称的参照模板，从而形成最终非对称的眼图，更接近实际眼图的测量情况。同时，可设置模板数目的增加也提高了最终形成眼图的精度。电路的电压比较和采样电路部分采用CML电路，逻辑运算和分频均采用CMOS电路，实现了较低功耗的目的。
-
公开(公告)号：CN109039060B
公开(公告)日：2019-10-08
申请号：CN201811085204.4
申请日：2018-09-18
Applicant: 深圳清华大学研究院
Abstract: 本发明公开了一种输出电压稳定的双电荷泵，包括：时钟电路，以时钟信号CLK为输入，用于产生两相非交叠时钟；逻辑电路：以两相非交叠时钟为和模式选择信号Vin为输入，用于产生双边泵电路开关管的栅极信号；双边泵电路：以开关管的栅极信号和补偿管的控制信号为输入，用于产生输出电压；负载电流检测电路：以双边泵电路中泵电路飞线电容和输出稳压电容之间的压差为输入，用于产生补偿管的控制信号。本发明能解决负载电流的变化对输出电压的影响，使得输出电压不随负载电流发生较大变化，从而提高输出电压的稳定性和精确性。
-
公开(公告)号：CN106788394B
公开(公告)日：2019-09-27
申请号：CN201611104760.2
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
Abstract: 一种高速电流模逻辑驱动器，包括偏置电流源和差分输入对管，差分输入信号为vin1和vin2，差分输出信号为vout1和vout2，其在输入vin1和输出vout2之间设置并联的LFCF电路，在输入vin2和输出vout1之间设置并联的LFCF电路，本发明差分驱动器在交叉的输入、输出之间增加了并联LC网络，并联LC网络产生谐振，从而提高了驱动器的带宽，使得驱动器能输出高速率的数据，有效提高驱动器的工作速度。
-
Patent Agency Ranking
公开(公告)号：CN106788395B
公开(公告)日：2019-07-12
申请号：CN201611104765.5
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
Abstract: 本发明涉及一种高速合路器，适用于高速串行接口，属于模拟电路设计领域；该合路器实现四路并行差分数据输入、一路差分数据输出的功能，合路器包含四个对单路输入数据进行处理的模块，每个模块有两个正交的时钟输入端，模块增加了辅助MOS管，可以在第一个时钟的上升沿对关键节点的寄生电容进行预充电，从而提高了第一个时钟输入到数据输出的速度，减小了第一个和第二个时钟输入到数据输出之间的延迟失配，进而降低了合路器输出数据的符号间干扰。
-
公开(公告)号：CN106253940B
公开(公告)日：2019-05-31
申请号：CN201610809412.9
申请日：2016-09-07
Applicant: 清华大学
IPC: H04B1/40 , H04B1/48 , G01N21/3586
Abstract: 本发明属于主动成像收发机的技术领域，尤其涉及一种集成片上天线的太赫兹主动成像收发机，该收发机包括：片上天线模块，两倍频输出信号的信号发生器，功率检测器，可编程增益放大器，斩波器，低通滤波器；片上天线模块的TX端和信号发生器的TX端相连，片上天线模块的RX端和功率检测器的输入端相连，功率检测器的输出端和可编程增益放大器的输入端相连，可编程增益放大器的输出端和斩波器的第一输入端相连，斩波器的输出端和低通滤波器的输入端相连，低通滤波器的输出端通过片上管脚DC_OUT连接到片外输出，斩波器的第二输入端和信号发生器的输入端相连，并通过片上管脚VCHOP连接到片外。
-
公开(公告)号：CN109655817A
公开(公告)日：2019-04-19
申请号：CN201910093208.5
申请日：2019-01-30
Applicant: 清华大学
Abstract: 本发明公开了一种基于脉冲飞行时间测距的中继攻击防御方法及系统，其中，该方法包括以下步骤：预先将验证节点和证明节点之间实现同步；验证节点发射挑战比特Ci经脉冲位置调制的脉冲；证明节点接收第一脉冲，检测第一脉冲包络上升沿，解调得到数据Ci；证明节点基于挑战比特Ci计算回应比特Ri；证明节点基于第一脉冲包络上升沿延迟得到发射脉冲触发信号，发射回应比特Ri经脉冲位置调制的脉冲；验证节点接收第二脉冲，检测第二脉冲包络上升沿，解调得到数据Ri，并测量信号飞行时间；验证节点验证证明节点的位置和回应比特Ri的正确性。该方法能够降低证明节点的信号收发延迟，同时实现较高的测距精度，有效降低中继攻击的可能。
-
公开(公告)号：CN106020017B
公开(公告)日：2019-02-01
申请号：CN201610320452.7
申请日：2016-05-16
Applicant: 深圳清华大学研究院
IPC: G05B19/042
Abstract: 一种微控制器，包括：指令处理装置；数据运算装置；及控制单元控制指令处理装置完成取指令及对指令的译码，控制数据运算装置根据所述指令的译码或还根据所述指令进行运算，并将所述运算结果写入所述数据运算装置或所述指令处理装置，其中，所述指令处理装置包括程序计数器、程序存储器，指令预取寄存器、指令寄存器、指令缓冲寄存器及指令译码器，所述程序计数器与所述程序存储器连接，所述指令预取寄存器与所述程序存储器、所述指令寄存器及所述指令缓冲寄存器连接，所述指令寄存器连接在所述指令预取寄存器及所述指令译码器之间，所述指令缓冲寄存器连接在所述指令预取寄存器及所述数据运算装置之间，所述微控制器运行速度快且功耗小。
-
公开(公告)号：CN109214251A
公开(公告)日：2019-01-15
申请号：CN201710543170.8
申请日：2017-07-05
Applicant: 清华大学
Abstract: 本发明公开了一种用于机房监控的图像识别装置及方法，其中，装置包括：至少一个摄像头，用于获取具有标志信息的机柜图像；微控制单元，用于控制至少一个摄像头工作并对机柜图像进行图像识别处理，得到图像识别数据；处理器，用于根据图像识别数据确定服务器匹配得到机型模板和当前工作状态，并根据机型模板和当前工作状态得到识别结果。该装置可以实现对每台服务器的运行状态、工作情况进行实时有效的智能监控，不但提高监控效率，而且减少人工成本，有效保证监控的实时性和精确性，有效避免人为失误。
-
-
-
-
-
-
-
-
-
Search Results
516
records
(took 0.029 seconds)
