-
公开(公告)号:CN1789488A
公开(公告)日:2006-06-21
申请号:CN200510118667.2
申请日:2003-04-04
Applicant: 株式会社日立国际电气
IPC: C23C16/448 , C23C16/513 , H01L21/205
Abstract: 本发明涉及一种反应容器,其特征在于包括:收容多层配置基板的反应室;多个缓冲室;以及将用于处理基板的气体分别输入上述多个缓冲室的多个气体导入部,上述多个缓冲室各自具有沿上述基板多层配置方向设置的多个供气口,将从上述多个气体导入部分别输入的上述用于处理基板的气体由上述多个供气口分别提供给上述反应室,上述多个气体导入部中至少一个沿上述基板多层配置方向设置,上述多个气体导入部中沿上述基板多层配置方向设置的气体导入部,包括有沿上述基板多层配置方向设置多个气体输入口。
-
公开(公告)号:CN108754453A
公开(公告)日:2018-11-06
申请号:CN201810355413.X
申请日:2015-11-27
Applicant: 株式会社日立国际电气
IPC: C23C16/34 , C23C16/455 , C23C16/505 , H01J37/32 , H01L21/02 , H01L21/205 , H05H1/46
CPC classification number: C23C16/455 , C23C16/34 , C23C16/45538 , C23C16/45551 , C23C16/45563 , C23C16/505 , H01J37/321 , H01J37/3211
Abstract: 本发明提供一种使用等离子体形成高品质的膜的衬底处理装置、半导体器件的制造方法及记录介质。在具有内置有用于载置衬底的衬底载置台的处理室、和使供给到处理室内的气体成为等离子体状态的等离子体生成部的衬底处理装置中,等离子体生成部具有以包围成为供给到处理室内的气体的流路的等离子体生成室的方式配置的等离子体产生导体,等离子体产生导体具有沿着等离子体生成室内的气体的主流方向延伸的多个主导体部、和将主导体部彼此电连接的连接导体部。
-
公开(公告)号:CN108630512A
公开(公告)日:2018-10-09
申请号:CN201710766303.8
申请日:2017-08-30
Applicant: 株式会社日立国际电气
IPC: H01J37/32
CPC classification number: H01L21/67207 , C23C16/24 , C23C16/50 , C23C16/52 , H01J37/00 , H01L21/67017 , H01L21/6719 , H01L21/67748 , H01L21/67754 , H01L21/68764 , H01L21/68771 , H01L27/11551 , H01L27/11578
Abstract: 本发明涉及衬底处理装置、半导体器件的制造方法及存储介质,该技术具有:一频率处理室,设置于处理组件内,并对形成有绝缘膜的衬底进行处理;二频率处理室,在处理组件内与一频率处理室相邻,并对经一频率处理室处理后的衬底进行处理;气体供给部,将至少包含硅和杂质的含硅气体分别供给至一频率处理室和二频率处理室;等离子体生成部,分别连接于一频率处理室和二频率处理室;离子控制部,连接于二频率处理室;衬底搬送部,设置于处理组件内,并在一频率处理室与二频率处理室之间搬送衬底;和控制部,至少对气体供给部、等离子体生成部、离子控制部和衬底搬送部进行控制。
-
公开(公告)号:CN107240562A
公开(公告)日:2017-10-10
申请号:CN201610487644.7
申请日:2016-06-28
Applicant: 株式会社日立国际电气
IPC: H01L21/67
Abstract: 一种伴随着衬底处理温度的高温化提高工艺的再现性和稳定性的衬底处理装置及半导体装置的制造方法。衬底处理装置具有:处理室,其用于处理衬底;第1加热部,其设置于载置衬底的衬底载置台,用于对处理室和衬底进行加热;移载室,其设置有用于将衬底移载至处理室的衬底载置台;分隔部,其用于将处理室和移载室分隔开;第2加热部,其设置在比移载室的分隔部靠下方侧的位置;处理气体供给部,其用于向处理室供给处理气体;第1清洁气体供给部,其用于向处理室供给清洁气体;第2清洁气体供给部,其用于向移载室供给清洁气体;控制部,其控制第1加热部、第2加热部、第1清洁气体供给部以及第2清洁气体供给部。
-
公开(公告)号:CN104517792B
公开(公告)日:2017-04-12
申请号:CN201410066971.6
申请日:2014-02-26
Applicant: 株式会社日立国际电气
CPC classification number: H01L21/02274 , C23C16/405 , C23C16/452 , C23C16/45542 , H01J37/321 , H01J37/32137 , H01J37/32357 , H01J37/32449 , H01L21/02186 , H01L21/02263 , H01L21/0228 , H01L21/67017
Abstract: 一种基板处理装置,向处理容器交替地供给第1处理气体和等离子化的第2处理气体来处理基板,该基板处理装置具有:供给上述第1处理气体的第1气体供给系统;供给上述第2处理气体的第2气体供给系统;配置在上述处理容器的上游且至少使上述第2处理气体等离子化的等离子体单元;和控制部,该控制部以交替地供给上述第1处理气体和上述第2处理气体的方式控制上述第1气体供给系统和上述第2气体供给系统,并且,以在开始供给上述第2处理气体之前执行上述第2处理气体的等离子化所需要的电力施加的方式控制上述等离子体单元。
-
公开(公告)号:CN106024619A
公开(公告)日:2016-10-12
申请号:CN201610061520.2
申请日:2016-01-28
Applicant: 株式会社日立国际电气
IPC: H01L21/3105 , H01L21/67
CPC classification number: H01L22/20 , C23C16/45502 , C23C16/52 , C23C16/56 , H01L21/02164 , H01L21/02274 , H01L21/31053 , H01L21/31144 , H01L21/76801 , H01L21/76816 , H01L21/76819 , H01L22/12 , H01L21/3105 , H01L21/67011
Abstract: 本发明涉及半导体器件的制造方法及衬底处理装置。可抑制半导体器件的特性偏差。具有下述工序:对具有实施了研磨的第一绝缘膜的衬底的第一绝缘膜的膜厚分布数据进行接收的工序;基于膜厚分布数据,运算使衬底的中心侧的膜厚与外周侧的膜厚之差减小的处理数据的工序;将衬底搬入处理室的工序;向衬底供给处理气体的工序;和基于处理数据,以使生成于衬底的中心侧的处理气体的活性种的浓度与生成于衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化,从而修正第一绝缘膜的膜厚分布的工序。
-
公开(公告)号:CN105986250A
公开(公告)日:2016-10-05
申请号:CN201510849955.9
申请日:2015-11-27
Applicant: 株式会社日立国际电气
IPC: C23C16/503 , C23C16/455 , H01J37/32
CPC classification number: C23C16/455 , C23C16/34 , C23C16/45538 , C23C16/45551 , C23C16/45563 , C23C16/505 , H01J37/321 , H01J37/3211 , C23C16/503 , H01J37/3244
Abstract: 本发明提供一种使用等离子体形成高品质的膜的衬底处理装置及半导体器件的制造方法。在具有内置有用于载置衬底的衬底载置台的处理室、和使供给到处理室内的气体成为等离子体状态的等离子体生成部的衬底处理装置中,等离子体生成部具有以包围成为供给到处理室内的气体的流路的等离子体生成室的方式配置的等离子体产生导体,等离子体产生导体具有沿着等离子体生成室内的气体的主流方向延伸的多个主导体部、和将主导体部彼此电连接的连接导体部。
-
公开(公告)号:CN105869979A
公开(公告)日:2016-08-17
申请号:CN201510461468.5
申请日:2015-07-30
Applicant: 株式会社日立国际电气
CPC classification number: C23C16/4412 , C23C16/4408 , C23C16/4409 , C23C16/45582 , C23C16/4585
Abstract: 衬底处理装置、气体整流部、半导体器件的制造方法,抑制衬底的温度分布变得不均匀且处理均匀性下降。具有:处理衬底的处理室;衬底载置台,设置于处理室内,并载置衬底;加热衬底的加热部;气体整流部,向衬底供给处理气体;密封部,设置于气体整流部;隔热部,设置于密封部与气体整流部的上游侧表面之间;以及第一压力调整部,与隔热部连接。
-
公开(公告)号:CN105304525A
公开(公告)日:2016-02-03
申请号:CN201510401574.4
申请日:2015-07-09
Applicant: 株式会社日立国际电气
IPC: H01L21/67
CPC classification number: C23C16/45523 , C23C16/345 , C23C16/4408 , C23C16/45519 , C23C16/45582 , C23C16/4585 , H01L21/67017
Abstract: 本发明涉及衬底处理装置、半导体器件的制造方法以及记录介质。通过本发明,能够提高形成于衬底上的膜的特性和对衬底面内的处理均匀性、以及提高制造生产能力,并抑制颗粒产生。本发明的衬底处理装置具有:处理室,收纳衬底;衬底支承部,支承所述衬底,且外周具有突出部;分隔部,设置在所述处理室内,与所述突出部相接触,分隔所述处理室与输送所述衬底的输送空间;气体供给部,向所述处理室供给处理气体;以及,分隔吹扫气体供给部,向在对所述衬底供给所述处理气体时在所述接触的部位产生的所述突出部与所述分隔部之间的间隙,供给吹扫气体。
-
公开(公告)号:CN101527263A
公开(公告)日:2009-09-09
申请号:CN200910128305.X
申请日:2006-02-15
Applicant: 株式会社日立国际电气
IPC: H01L21/31 , H01L21/3105 , C23C16/44 , C23C16/56
CPC classification number: C23C16/403 , C23C16/345 , C23C16/45536 , C23C16/45546 , C23C16/509 , H01L21/0214 , H01L21/0217 , H01L21/02178 , H01L21/02211 , H01L21/02274 , H01L21/0228 , H01L21/02332 , H01L21/0234 , H01L21/3141 , H01L21/3162 , H01L21/3185
Abstract: 本发明公开一种半导体器件的制造方法,包括如下步骤:第1步骤,对收容于处理室内的衬底供给第1反应物质,使存在于上述衬底的表面的作为反应点的配位基与该第1反应物质的配位基发生配位基交换反应;第2步骤,从上述处理室除去剩余的上述第1反应物质;第3步骤,对上述衬底供给第2反应物质,使由上述第1步骤交换后的配位基对反应点发生配位基交换反应;第4步骤,从上述处理室除去剩余的上述第2反应物质;第5步骤,对上述衬底供给由等离子所激励的第3反应物质,使在上述第3步骤中未对反应点进行交换反应的配位基对反应点发生配位基交换反应,反复进行上述第1~第5步骤预定次数,直到在上述衬底的表面形成所希望厚度的膜。
-
-
-
-
-
-
-
-
-