公开(公告)号：CN1142586C

公开(公告)日：2004-03-17

申请号：CN99104015.5

申请日：1999-03-16

Applicant: 株式会社日立制作所

Inventor： 谷口泰弘 ,  宿利章二 ,  黑田谦一 ,  池田修二 ,  桥本孝司

IPC: H01L21/76 ,  H01L21/22 ,  H01L27/04

CPC classification number: H01L27/11526 ,  H01L21/76229 ,  H01L21/76237 ,  H01L21/823892 ,  H01L27/0214 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11546

Abstract: 在半导体衬底上形成使第一阱形成区和第二阱形成区露出的光致抗蚀剂图形，它被用作掩模，把杂质掺入半导体衬底，由此形成埋置n阱，并进一步被用作掩模，把杂质掺入半导体衬底，由此以自对准方式在埋置n阱上形成浅p阱。接着，去除光致抗蚀剂图形。此后，在半导体衬底主表面上形成使第一阱形成区的外围区和第三阱形成区露出的光致抗蚀剂图形，并被用作掩模，把杂质掺入半导体衬底，由此形成浅p阱。

公开(公告)号：CN1112727C

公开(公告)日：2003-06-25

申请号：CN98802666.X

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN1338115A

公开(公告)日：2002-02-27

申请号：CN99816394.5

申请日：1999-12-10

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法,它包含下列步骤:以氮化硅(14)和侧壁间隔(16)作为掩模,利用干法腐蚀方法,在衬底(1)的隔离区中制作沟槽(2a);从氮化硅(14)清除侧壁间隔(16);以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面,使其剖面具有圆度。

公开(公告)号：CN1230776A

公开(公告)日：1999-10-06

申请号：CN99104394.4

申请日：1999-03-26

Applicant: 株式会社日立制作所

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  吉田安子

IPC: H01L21/76

CPC classification number: H01L21/76232

Abstract: 在具有SGI构造的半导体元件中,在假定元件形成区域的宽度(有源区宽度)为D(微米),SGI的沟氧化量为T(微米)和沟的下端部分的曲率半径为R时,对D、T、R进行选择使得它们满足D

公开(公告)号：CN1161573A

公开(公告)日：1997-10-08

申请号：CN96123443.1

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 轰原广见 ,  三浦英生 ,  铃树正恭 ,  西原晋治 ,  池田修二 ,  佐原政司 ,  石田进一 ,  阿部宏美 ,  荻岛淳史 ,  内山博之 ,  阿部园子

IPC: H01L27/108 ,  H01L23/52 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L29/7845 ,  H01L23/485 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，具有硅基片、电布线用金属、开在形成于硅基片上的绝缘膜上并用于硅基片和电布线用金属连接的多个接触孔、形成于该接触孔内部的硅化钛膜，其特征是，硅化钛膜的膜厚为10nm-120nm，最好是20nm-84nm，通过该硅化钛膜连接半导体区域和电布线用金属。