-
公开(公告)号：CN102760114A
公开(公告)日：2012-10-31
申请号：CN201110110825.5
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F15/173 , G06F9/54 , G06F9/455
Abstract: 一种多处理器系统的通信仿真方法、引擎及系统，所述方法包括：创建多个仿真进程，每一个仿真进程对所述多处理器系统中的一个处理器进行仿真；获取所述多处理器系统中发送端处理器发出的通信消息，对所述发送端处理器的发送过程进行仿真，将所述通信消息转换为网络数据包；基于所述仿真进程之间的通信机制将所述网络数据包传输至对接收端处理器进行仿真的仿真进程；对所述接收端处理器的接收过程进行仿真，将所述网络数据包拆解为通信消息并将其传输至所述接收端处理器。本发明提高了通信仿真过程的可复用性。
-
公开(公告)号：CN102446157A
公开(公告)日：2012-05-09
申请号：CN201010508839.8
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/08
Abstract: 一种基于阵列结构的处理器核心的通信方法及通信装置。所述基于阵列结构的处理器核心的通信方法包括：发送端处理器核心获取数据发送指令并进行解析；基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中；发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元；目标处理器核心获取数据接收指令并进行解析；基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中。
-
公开(公告)号：CN112671757A
公开(公告)日：2021-04-16
申请号：CN202011526966.0
申请日：2020-12-22
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种基于自动机器学习的加密流量协议识别方法及装置，所述方法包括以下步骤：对加密流量进行会话切分、匿名化处理、统一数据包长度等数据预处理工作；提取流量样本的14个流特征；采用自动机器学习方法识别加密流量协议，并输出结果。本发明提供两种协议识别的方法，一种通过提取数据的统计特征自动生成最优的机器学习算法、模型并自动优化模型的超参数；另一种仅利用原始加密流量即可自动搜索出适合加密流量分类任务的最优神经网络结构，两种方法均可在无需借助人工智能专家智慧的情况下，自动生成优化的机器学习算法与神经网络模型，并自动优化超参数，实现对加密流量协议的自动分类，从而大大提升加密流量协议识别的准确率和效率。
-
公开(公告)号：CN102761472B
公开(公告)日：2015-07-15
申请号：CN201110110820.2
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: H04L12/701 , H04L29/10
Abstract: 一种通信端口的路由方法包括：获取拓扑结构描述文件；获取通信源端的端口的名称；在所述拓扑结构描述文件中查找与所述通信源端的端口对应的通信目的端的端口的名称及通信目的端的标识；记录通信端口信息，基于所述通信端口信息为所述通信源端和通信目的端建立通信端口并配置通信通道。本发明公开的技术方案，降低了部件模型和并行事务级模拟系统之间的耦合度，提高并行事务级模拟系统的开发效率，降低对部件模型和并行事务级模拟系统维护的开销。
-
公开(公告)号：CN102904943B
公开(公告)日：2015-07-08
申请号：CN201210372418.6
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L29/08 , H04L12/863
Abstract: 本发明提供了一种基于嵌入式处理器存储接口的集群计算系统混合通信方法。将嵌入式处理器集成的网络控制器通过网络收发器连接至第一网络。将并行存储接口通过混合网络通信模块连接至第二网络。当并行接口状态机从与并行存储接口连接的存储总线接收到数据时，将数据存放到发送队列。利用接收控制逻辑从第二网络接收到数据包并拆解数据包，然后根据数据包的目的地址，选择将数据包存放到接收队列或转发队列，其中接收队列缓存待转发至并行存储接口的数据。当接收队列非空，且与并行存储接口连接的存储总线未占用时，将数据发送到存储总线上。利用发送控制逻辑对发送队列和转发队列进行仲裁，基于年龄策略选择最老年龄的数据包进行发送。
-
Patent Agency Ranking
公开(公告)号：CN102760097B
公开(公告)日：2015-01-14
申请号：CN201110110819.X
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 一种计算机体系结构性能模拟方法及系统，所述计算机体系结构性能模拟方法包括：建立包含目标应用的基本模块的应用抽象模型，所述基本模块包括基本计算模块和基本通信模块；根据目标机的体系结构特征，建立所述基本模块的体系结构抽象模型；建立包含通用模拟平台的体系结构性能模拟器，并将所述体系结构抽象模型以模块形式耦合至所述体系结构性能模拟器中，所述体系结构性能模拟器具有与所述应用抽象模型进行通信的模拟接口；调用所述模拟接口，以参数形式传递所述应用抽象模型的计算信息和通信信息，驱动所述体系结构性能模拟器完成目标机体系结构的性能模拟。所述模拟方法简化了性能模拟器实现，提升模拟速度，提高运行和配置的灵活性。
-
公开(公告)号：CN103076849B
公开(公告)日：2014-07-02
申请号：CN201210580256.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种可重构微服务器系统，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。此外，可重构加速部件可以连接独立的内存、输入输出外设和其它扩展接口。
-
公开(公告)号：CN102446087B
公开(公告)日：2014-02-26
申请号：CN201010508876.9
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预取方法与预取装置。所述指令预取装置，用于向处理器核心提供指令预取服务，包括：取指控制单元，用于接收处理器核心提供的预取请求，基于所述预取请求在指令缓存单元搜索与所述预取请求对应的指令，或指示指令缓存单元从片外主存中获取与所述预取请求对应的指令；基于所述预取请求指示指令缓存单元将与预取请求对应的指令提供给处理器核心；指令缓存单元，用于存储指令；响应所述取指控制单元的指示，从片外主存中获取与所述预取请求对应的指令，以及将与预取请求对应的指令提供给处理器核心。本发明的指令预取方法与预取装置以较为简便的方式实现了多核处理器的指令预取，简化了硬件指令存储的管理逻辑，提高了处理器的处理效率。
-
公开(公告)号：CN103064820A
公开(公告)日：2013-04-24
申请号：CN201210574582.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种基于可重构微服务器的集群计算系统，包括：多个可重构微服务器计算节点以及通用可扩展交换网络；多个可重构微服务器计算节点具有通用网络接口；并且通用可扩展交换网络基于通用的标准网络协议，通过网络拓扑结构将所述多个可重构微服务器计算节点的通用网络接口互连在一起。所述可重构微服务器计算节点还包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。
-
公开(公告)号：CN103020008A
公开(公告)日：2013-04-03
申请号：CN201210575648.2
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 原昊 , 钱磊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
IPC: G06F15/76
Abstract: 本发明提供了一种计算能力增强的可重构微服务器，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，微处理器直接连接至可重构加速部件；并且，可重构加速部件连接至系统总线，从而通过系统总线与内存和输入输出外设进行数据交换；其中，可重构加速部件包括可重构指令扩展单元、可重构硬件线程单元以及可重构任务加速单元中的至少一个。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.083 seconds)
