公开(公告)号：CN102760487A

公开(公告)日：2012-10-31

申请号：CN201210280535.X

申请日：2012-08-09

Applicant: 安徽大学

Inventor： 洪琪 ,  孟坚 ,  柏娜

IPC: G11C11/413 ,  G11C5/06

Abstract: 本发明涉及高性能静态随机存储器内部最优分级的方法，该方法包括：在全局字线GWLL和局部字线LocalWLL之间插入触发器，将存储阵列的每一行分成存储单元Bitcell数目相等的N个存储模块。本发明还公开了一种高性能静态随机存储器内部最优分级的架构。本发明通过Bitline放电延迟合理选择N的数目，可以实现第一级和第二级的总延迟近似相等，从而实现性能最优。假设字线分级后每行的存储模块个数为N，一行存储单元Bitcell总个数为T，若T=128，字线分组数N大于1，根据延迟分析模型可以得出分级数目越多，全局字线GWLL上延迟变化很小，而局部字线LocalWLL的延迟会大大降低。采用内部字线分级架构，相比于传统的架构，对于触发器的驱动能力要求大大降低，同样可以有效降低延迟。

公开(公告)号：CN118100897A

公开(公告)日：2024-05-28

申请号：CN202410287665.9

申请日：2024-03-13

Applicant: 安徽大学

Inventor： 许耀华 ,  高东升 ,  柏娜 ,  王翊

IPC: H03K19/00 ,  H03K19/094 ,  H03K19/20 ,  H03K19/003

Abstract: 本发明提供一种高可靠低功耗双节点翻转自恢复锁存器，包括：C单元模块，C单元模块包括：三输入C单元、时钟控制C单元和C单元；反相器模块，反相器模块设置在三输入C单元与时钟控制C单元和C单元之间，三输入C单元的输出端连接到反相器模块的输入端，反相器模块的输出端分别连接到时钟控制C单元的输入端和C单元的输入端；以及传输门模块，传输门模块的输入端连接输入数据、输出端连接到C单元。本发明通过互锁构成的自恢复锁存器，同时结合时钟门控技术和高速路径技术，使得锁存器在实现双节点翻转自恢复的同时具有较低的功耗和延迟。

公开(公告)号：CN115454195B

公开(公告)日：2024-03-01

申请号：CN202211359632.8

申请日：2022-11-02

Applicant: 安徽大学

Inventor： 许耀华 ,  林泽远 ,  柏娜 ,  王翊 ,  叶瑞 ,  张朋帅

IPC: G05F1/567

Abstract: 本发明公开了一种低压差线性稳压器和电压电源管理芯片，所述低压差线性稳压器包括：低电压基准电压源电路；误差放大电路，所述误差放大电路的反相输入端电性连接于所述低电压基准电压源电路的输出端；双环反馈电路，包括抗辐照电路，所述抗辐照电路的输入端电性连接于所述误差放大电路的输出端；以及功率调节电路，所述功率调节电路的输入端电性连接于所述抗辐照电路的输入端，所述功率调节电路的输出端电性连接于所述抗辐照电路的输出端。通过本发明公开的一种低压差线性稳压器，提高了低压差线性稳压器的抗辐照能力和电路响应速度。

公开(公告)号：CN115454195A

公开(公告)日：2022-12-09

申请号：CN202211359632.8

申请日：2022-11-02

Applicant: 安徽大学

Inventor： 许耀华 ,  林泽远 ,  柏娜 ,  王翊 ,  叶瑞 ,  张朋帅

IPC: G05F1/567

Abstract: 本发明公开了一种低压差线性稳压器和电压电源管理芯片，所述低压差线性稳压器包括：低电压基准电压源电路；误差放大电路，所述误差放大电路的反相输入端电性连接于所述低电压基准电压源电路的输出端；双环反馈电路，包括抗辐照电路，所述抗辐照电路的输入端电性连接于所述误差放大电路的输出端；以及功率调节电路，所述功率调节电路的输入端电性连接于所述抗辐照电路的输入端，所述功率调节电路的输出端电性连接于所述抗辐照电路的输出端。通过本发明公开的一种低压差线性稳压器，提高了低压差线性稳压器的抗辐照能力和电路响应速度。

公开(公告)号：CN115392159A

公开(公告)日：2022-11-25

申请号：CN202211028641.9

申请日：2022-08-25

Applicant: 安徽大学

Inventor： 柏娜 ,  屈睿峥 ,  王翊 ,  许耀华 ,  林泽远 ,  董任钦

IPC: G06F30/32 ,  G06F30/33 ,  G06F30/3323 ,  G06Q50/20

Abstract: 本发明公开一种集成电路版图设计教学辅助系统，包括：电路图设计单元，版图设计单元及错误检查单元，所述电路图设计单元被配置为根据电路图创建指令创建电路原理图，并将生成的所述电路原理图发送给所述版图设计单元；所述版图设计单元被配置为根据接收到的所述电路原理图在版图设计界面生成初始版图，并根据版图设计指令来对所述初始版图进行版图设计，以生成集成电路版图；所述错误检查单元被配置为对版图设计过程中的版图对象进行实时的错误检查，并将检查到的错误信息反馈给使用者。本发明，通过对版图设计过程中的版图对象进行实时的错误检查并反馈，方便使用者查看和修改错误，减少错误率，提高使用者的学习效率，减少学习周期。

公开(公告)号：CN115359822A

公开(公告)日：2022-11-18

申请号：CN202211023668.9

申请日：2022-08-24

Applicant: 安徽大学

Inventor： 柏娜 ,  陈子涵 ,  许耀华 ,  王翊 ,  吕纪明 ,  周月亮

IPC: G11C11/412 ,  G11C11/419 ,  G11C8/14 ,  G11C7/24 ,  G11C7/18

Abstract: 本发明公开了一种抗辐照存储单元，其由10个一类MOS晶体管、8个二类MOS晶体管和4个存储节点构成，10个一类MOS晶体管依次定义为P1～P10，8个二类MOS晶体管依次定义为N1～N8，4个存储节点依次为第一存储节点Q、第二存储节点QB、第一冗余节点S0及第二冗余节点S1。本发明的抗辐照存储单元的第一冗余节点S0和第二冗余节点S1均只由PMOS晶体管包围，在不同存储状态下，总有1个节点处于极性加固状态，可以有效避免发生数据翻转；同时节点数据的稳定保证了剩余节点可以在发生翻转后通过电路反馈恢复至初始状态，从而使得电路抗SEU的能力得到了提高。

公开(公告)号：CN115346587A

公开(公告)日：2022-11-15

申请号：CN202211028648.0

申请日：2022-08-25

Applicant: 安徽大学

Inventor： 柏娜 ,  李航 ,  许耀华 ,  王翊 ,  马君武 ,  陈冲

IPC: G11C16/22

Abstract: 本发明公开了一种抗功耗分析攻击单元，其由一类第一MOS管、一类第二MOS管、一类第三MOS管、一类第四MOS管、一类第五MOS管、二类第一MOS管、二类第二MOS管、二类第三MOS管、二类第四MOS管构成。本发明的抗功耗分析攻击单元能够使得单元功耗与读出的数据无关，继承了传统单元在读操作时对抗功耗攻击的天然优势，保持了功耗与读出数据的低相关性，而且能够达到数据翻转和数据保持时的功耗平衡，并且由于在写操作开始阶段存储点数据刷新，无论第一存储点初始储存的数据是什么，都可以保证功耗的一致性，并且综合看存储点读、写任何数据时都只消耗单个位线的能量，因此存储点总体功耗也较低。

公开(公告)号：CN113098571B

公开(公告)日：2022-03-01

申请号：CN202110330579.8

申请日：2021-03-23

Applicant: 安徽大学

Inventor： 许耀华 ,  袁伟伟 ,  王翊 ,  蒋芳 ,  刘瑜 ,  柏娜 ,  宛新文

IPC: H04B7/0413 ,  H04L25/03

Abstract: 本发明提供一种大规模MIMO系统信号检测方法、系统、基站及存储介质，所述检测方法包括对第一初始信号进行主动禁忌搜索检测，以获取初始估计向量；根据所述初始估计向量消除所述第一初始信号中的干扰信号，以获取第二初始信号；对所述第二初始信号进行消息传递检测以获取输出向量估计；根据所述输出向量估计对符号向量进行重构，以获取符号向量重构值；将所述符号向量重构值作为主动禁忌搜索的输入进行迭代操作，迭代结束后的最终的所述符号向量重构值作为检测结果输出。利用本发明，可以改善RTS算法在高阶调制下性能不佳的情况，且拥有更低的复杂度。

公开(公告)号：CN102664041A

公开(公告)日：2012-09-12

申请号：CN201210158560.0

申请日：2012-05-22

Applicant: 安徽大学

Inventor： 柏娜 ,  吴秀龙 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  洪琪 ,  周燕

IPC: G11C11/413

Abstract: 一种基于BIST控制的可编程SRAM时序控制系统，包括BIST模块、控制单元以及含有可编程时序控制模块的SRAM模块，其特征是：可编程时序控制模块设有可编程读、写时序控制电路、字线WLL负载复制单元以及读、写位线负载复制单元，可编程读、写时序控制电路的输入为控制单元输出的读、写控制信号，可编程读、写时序控制电路的输出分别连接字线负载复制单元及读、写位线负载复制单元的输入，可编程读、写时序控制电路还输出Rref信号连接灵敏放大器时序控制电路的使能端，二级译码及字线驱动电路中字线WLL驱动复制单元的输出连接可编程读、写时序控制电路的时序端。

公开(公告)号：CN102638247A

公开(公告)日：2012-08-15

申请号：CN201210069285.5

申请日：2012-03-16

Applicant: 安徽大学

Inventor： 吴秀龙 ,  蔺智挺 ,  柏娜 ,  陈军宁 ,  孟坚 ,  徐太龙 ,  李正平 ,  谭守标

IPC: H03K3/02 ,  H03L7/18 ,  H03L7/099

Abstract: 本发明是有关于无晶振CMOS时钟产生方法及时钟产生电路，其中的方法包括：利用数控振荡器产生高频正弦振荡信号；将高频正弦振荡信号转换为单端模式输出的方波信号；根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；调整时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求并输出；其中数控振荡器中的可变电容阵列受控于频率锁定控制信息，频率锁定控制信息的设置方式包括：根据外部晶振的输出信号和降频处理后的时钟信号的频率差产生频率锁定控制信息。本发明能够使时钟产生电路的体积更小功耗更低，且可以利用低成本的CMOS技术在芯片内实现，从而提高了系统的集成度以及稳定性，降低了系统实现成本和功耗。