公开(公告)号：CN118100897A

公开(公告)日：2024-05-28

申请号：CN202410287665.9

申请日：2024-03-13

Applicant: 安徽大学

Inventor： 许耀华 ,  高东升 ,  柏娜 ,  王翊

IPC: H03K19/00 ,  H03K19/094 ,  H03K19/20 ,  H03K19/003

Abstract: 本发明提供一种高可靠低功耗双节点翻转自恢复锁存器，包括：C单元模块，C单元模块包括：三输入C单元、时钟控制C单元和C单元；反相器模块，反相器模块设置在三输入C单元与时钟控制C单元和C单元之间，三输入C单元的输出端连接到反相器模块的输入端，反相器模块的输出端分别连接到时钟控制C单元的输入端和C单元的输入端；以及传输门模块，传输门模块的输入端连接输入数据、输出端连接到C单元。本发明通过互锁构成的自恢复锁存器，同时结合时钟门控技术和高速路径技术，使得锁存器在实现双节点翻转自恢复的同时具有较低的功耗和延迟。

公开(公告)号：CN118711632A

公开(公告)日：2024-09-27

申请号：CN202410861463.0

申请日：2024-06-28

Applicant: 江淮前沿技术协同创新中心 ,  安徽大学

Inventor： 王翊 ,  王婧逸 ,  巩胜霞 ,  柏娜 ,  许耀华 ,  高东升 ,  许祥妹 ,  安康 ,  孙鹏

IPC: G11C11/412 ,  G11C11/419 ,  G11C7/06 ,  G11C7/12 ,  G11C7/24 ,  G11C8/08

Abstract: 一种17T抗辐照SRAM存储单元电路与工作方法，涉及集成电路设计技术领域，解决现有抗辐照SRAM存储电路存在功耗较大、稳定性较差的问题；包括6个PMOS晶体管、11个NMOS晶体管，设有节点P、节点Q、节点PB、节点QB，本发明所述的存储单元采用堆叠结构，降低了电路的泄漏电流，大幅度降低了电路功耗，存储结构采用完全对称的两个稳定结构相互锁存，增加了电路的稳定性；本发明采用极性设计的加固方式，使得单元只存在三个敏感节点，从而减少了节点的翻转概率，提高单元整体的稳定性，并且在面对任意单节点的翻转，可以有效的阻碍错误的传播，最后恢复错误节点，使得本发明具有单节点自恢复的能力。

公开(公告)号：CN115346580A

公开(公告)日：2022-11-15

申请号：CN202211028643.8

申请日：2022-08-25

Applicant: 安徽大学

Inventor： 许耀华 ,  陈小杰 ,  王翊 ,  柏娜 ,  高东升 ,  杨帅

IPC: G11C16/04 ,  G11C16/26

Abstract: 本发明公开一种存储单元、差分存储单元及非易失性存储器，该存储单元包括控制晶体管，作为电容器件，所述控制晶体管的阱作为控制端口；第一读取晶体管，第一读取晶体管的源极与阱相连作为读取端口；第二读取晶体管，第二读取晶体管的阱和源极与地电压相连；及选择晶体管，选择晶体管的栅极作为选择端口，选择晶体管的源极作为信号输出端口，选择晶体管的阱与地电压相连，第一读取管的漏极、第二读取管的漏极及选择管的源极相连；控制晶体管的栅极、第一读取晶体管的栅极和第二读取晶体管的栅极互相连接形成浮栅。本发明的存储单元编程和擦除操利用FN隧穿效应，具有功耗低、存储密度高，面积小，擦写忍耐性及数据保持性强，以及读取速度快的特点。