-
公开(公告)号：CN111540741B
公开(公告)日：2022-10-11
申请号：CN202010401242.7
申请日：2020-05-13
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明属于集成电路存储器技术领域，具体为基于浮栅与控制栅连接通道的半浮栅存储器及其制备方法。本发明基于浮栅与控制栅连接通道的半浮栅存储器，在半导体衬底形成第一U型槽用于形成浮栅晶体管的沟道，在浮栅表面形成第二U型槽；控制栅、第二U型槽侧壁的第二栅介质以及浮栅构成纵向隧穿晶体管，而且控制栅与浮栅之间有连接通道。该纵向隧穿晶体管对半浮栅存储器的浮栅进行写入和擦除操作，能够有效提高集成度。此外，在对浮栅充放电过程中，只需要对控制栅施加电压，可大大降低功耗。
-
公开(公告)号：CN111490045B
公开(公告)日：2022-10-11
申请号：CN202010346659.8
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/105 , H01L29/24 , H01L29/417 , H01L29/43
Abstract: 本发明属于半导体存储器技术领域，具体为一种基于二维材料的半浮栅存储器及其制备方法。本发明半浮栅存储器包括：L型底栅；覆盖底栅表面的阻挡层；L型半浮栅层，为第一类二维材料，顶部与底栅的顶部持平；半浮栅底部上的半闭合隧穿层，为第二类二维材料，其上表面与半浮栅的顶部相持平；覆盖半浮栅和半闭合隧穿层的沟道层，为第三类二维材料，其上表面与阻挡层的顶部相持平；沟道表面的源极和漏极，为第四类二维材料；第一类二维材料和第三类二维材料构成二极管，第一类二维材料、第三类二维材料与阻挡层、底栅构成栅控二极管。本发明器件可靠性好，数据擦写速度快，且可增加数据保持时间；此外，器件具有较小的体积，适合用于超薄电子设备中。
-
公开(公告)号：CN111477627B
公开(公告)日：2022-10-11
申请号：CN202010346231.3
申请日：2020-04-27
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明属于集成电路存储器技术领域，具体为一种基于双浮栅材料的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底，具有第一掺杂类型；半浮栅阱区，具有第二掺杂类型，位于半导体衬底的上层区域；U型槽，贯穿所述半浮栅阱区，底部处于所述半浮栅阱区的下边界；第一栅极叠层，包括第一栅介质、第一金属栅、富含缺陷的绝缘材料层和金属纳米晶；第二栅极叠层，包括第二栅介质层和第二金属栅；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；源极和漏极，具有第二掺杂类型，位于第一、第二栅极叠层两侧。本发明利用拥有大量缺陷的绝缘材料和彼此相互分离的金属纳米晶作为双浮栅，有利于数字信号的分辨，增加存储器刷新时间。
-
公开(公告)号：CN115117192A
公开(公告)日：2022-09-27
申请号：CN202210780812.7
申请日：2022-07-04
Applicant: 复旦大学
Abstract: 本发明公开一种三维视觉神经形态忆阻器及其制备方法。该三维视觉神经形态忆阻器包括：衬底；下部阻挡层，形成在所述衬底上；第一电极，形成在所述下部阻挡层上；上部阻挡层，形成在所述第一电极上；凹槽结构，贯穿所述上部阻挡层、所述第一电极和所述下部阻挡层，使部分硅衬底表面露出；忆阻功能层，其为氧化物异质结，形成在上述器件结构上；第二电极，其为透明电极，形成在所述凹槽结构中，通过对器件施加光激励信号，利用氧化物异质结的光响应，实现光学信息采集，进行电导调制，完成神经形态计算与存储功能。
-
公开(公告)号：CN112466841B
公开(公告)日：2022-09-27
申请号：CN202011329628.8
申请日：2020-11-24
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明提供了一种内嵌电容器的TSV结构及其制备方法，所述TSV结构包括：衬底结构；硅通孔，所述硅通孔贯穿所述衬底结构；电容器结构，所述电容器结构设置在所述衬底结构内部，且所述电容器结构设置在所述硅通孔结构的内壁；铜互连结构，所述铜互连结构安装在所述硅通孔内部；其中，所述电容器结构上设置有第一顶部接触层和第一底部接触层，所述铜互连结构顶端设置有第二顶部接触层，所述铜互连结构底端设置有第二底部接触层，本发明的TSV结构实现了芯片之间的垂直互连，同时能够得到更高电容密度的电容器。
-
Patent Agency Ranking
公开(公告)号：CN115101669A
公开(公告)日：2022-09-23
申请号：CN202210902926.4
申请日：2022-07-29
Applicant: 复旦大学
Abstract: 本发明公开一种光电双调制的有机柔性神经突触器件及其制备方法。该光电双调制的有机柔性神经突触器件包括：具有ITO导电层的柔性衬底；P(VDF‑TrFE)铁电介质层，形成在所述ITO导电层上；C8‑BTBT有机半导体层，形成在所述P(VDF‑TrFE)铁电介质层；顶部金属电极，形成在所述C8‑BTBT有机半导体层上，通过电调制控制P(VDF‑TrFE)铁电介质层的铁电极化程度从而改变源漏电流实现突触特性，通过光调制改变C8‑BTBT有机半导体层光生载流子的数量来改变源漏电流实现突触特性。
-
公开(公告)号：CN115101668A
公开(公告)日：2022-09-23
申请号：CN202210780618.9
申请日：2022-07-04
Applicant: 复旦大学
Abstract: 本发明公开一种柔性可重构神经元器件及其制备方法。该柔性可重构神经元器件包括：柔性衬底；底层电极，其为惰性金属，形成在所述柔性衬底上；二维半导体纳米片层，形成在所述底层电极上；高k铪基氧化物介质层，形成在所述二维半导体纳米片层上；顶层电极，其为活性金属，形成在所述高k铪基氧化物介质层上，通过在顶层电极上施加不同大小的电压脉冲，改变顶层电极中的金属离子迁移与积累的过程，控制功能层中导电细丝的强弱，实现器件在易失性神经元和非易失性神经突触之间的切换，在同一器件实现重构功能。
-
公开(公告)号：CN115101475A
公开(公告)日：2022-09-23
申请号：CN202210680809.8
申请日：2022-06-16
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/8234 , H01L21/336 , H01L21/306 , H01L27/088 , H01L29/78
Abstract: 本发明提供了一种牺牲层选区刻蚀方法，该方法包括：提供一衬底；在衬底上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于衬底上的间隔堆叠的牺牲层和沟道层；在每个鳍结构上形成沿第二方向排列的若干假栅堆叠件，且每个假栅堆叠件横跨对应的鳍结构；假栅堆叠件包括假栅和沿第二方向形成于假栅的两侧的内隔离层；对待刻蚀区域的鳍结构进行离子注入以形成改性的掺杂区域，使得掺杂区域的刻蚀速率比非掺杂区域的刻蚀速率快；对每个鳍结构的牺牲层进行刻蚀，以去除所述掺杂区域的牺牲层，且保持非掺杂区域的牺牲层的完整。本发明提供的技术方案，避免了未掺杂区域的牺牲层的横向损失，保证了其完整性，实现了器件性能的进一步提高。
-
-
公开(公告)号：CN112908991B
公开(公告)日：2022-09-13
申请号：CN202110106352.5
申请日：2021-01-26
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/08 , H01L21/822
Abstract: 本发明提供了一种三维集成结构。包括第一纳米电容、第二纳米电容和导电件；通过在硅衬底上制备第一纳米电容，保证了集成结构的强度，并且第一隔离介质将第一底部金属电极层和硅衬底分隔开，避免了第一纳米电容可能存在短路情况，保证了第一纳米电容的可靠性，第二纳米电容采用绝缘衬底制成，由于自身的绝缘属性，第二底部金属电极层可直接设置在绝缘衬底，减少了加工工艺，并且第二底部金属电极层通过第一连接孔与第一底部金属电极层直接连接，使加工工艺更加简单，缩短了制备集成结构的时间。另外，本发明还提供了三维集成结构的制造方法。
-
-
-
-
-
-
-
-
-
Search Results
918
records
(took 0.058 seconds)
