公开(公告)号：CN102591161B

公开(公告)日：2014-06-11

申请号：CN201210043396.9

申请日：2008-12-05

Applicant: 国际商业机器公司

Inventor： 陈光荣 ,  李伟健 ,  黄武松 ,  普什卡拉·瓦拉纳斯 ,  刘森

IPC: G03F7/40 ,  G03F7/004 ,  G03F7/039

CPC classification number: G03F7/0045 ,  G03F7/0397 ,  G03F7/40

Abstract: 本发明涉及一种方法及抗蚀剂组合物。抗蚀剂组合物包含：具有含有内酯结构部分的第一重复单元的聚合物、能产生碱的热碱产生剂、以及光敏酸产生剂。聚合物具有的特性为：实质可溶于第一溶剂，并且该聚合物在加热后变成实质不可溶。该方法包括：形成光致抗蚀剂薄膜，该光致抗蚀剂包含聚合物、能释出碱的热碱产生剂、光敏酸产生剂、以及溶剂。图案式成像薄膜。成像包括将薄膜曝光于辐射，导致产生酸催化剂。在水性碱中显像薄膜，导致移除可碱溶区域，并且形成图案化层。烘烤图案化层高于该温度，导致热碱产生剂在图案化层内释出碱，且导致图案化层变成不可溶于溶剂。

公开(公告)号：CN103201680A

公开(公告)日：2013-07-10

申请号：CN201180053569.9

申请日：2011-10-21

Applicant: 国际商业机器公司

Inventor： 陈光荣 ,  刘森 ,  黄武松 ,  李伟健

IPC: G03F7/004 ,  G03F7/038 ,  G03F7/26 ,  G03F7/32

CPC classification number: G03F7/325 ,  G03F7/0397

Abstract: 本发明涉及能够负显影的光致抗蚀剂组合物和利用所述光致抗蚀剂组合物的图案形成方法。所述光致抗蚀剂组合物包括成像聚合物和辐射敏感型产酸剂。所述成像聚合物包括具有酸不稳定侧链部分的第一单体单元和含有反应性醚部分、异氰化物部分或异氰酸酯部分的第二单体单元。所述图案形成方法利用有机溶剂显影剂来选择性除去光致抗蚀剂组合物的光致抗蚀剂层中未曝光区域，在光致抗蚀剂层中形成图案化的结构。所述光致抗蚀剂组合物和图案形成方法尤其可用于利用193nm(ArF)光刻法在半导体衬底上形成材料图案。

公开(公告)号：CN102428022A

公开(公告)日：2012-04-25

申请号：CN201080021334.7

申请日：2010-04-23

Applicant: 国际商业机器公司

Inventor： J.程 ,  罗英惠 ,  黎家辉 ,  C.T.雷特纳 ,  D.P.桑德斯 ,  李伟健

IPC: B81C1/00

CPC classification number: B81C1/00031 ,  B81C1/00404 ,  B81C2201/0149 ,  H01L21/0337 ,  H01L21/31144

Abstract: 使用例如光刻法在基底上形成开口，该开口具有侧壁，其横截面由曲线轮廓的及凸面的区段构成。例如，该开口的横截面可由交迭的圆形区域构成。该侧壁在多个点邻接，在该邻接处限定突出部。包括嵌段共聚物的聚合物的层施加于该开口及该基底上，并让其自组装。在开口中形成分离、隔开的畴，将所述畴除去以形成孔，该孔可被转印至下方基底。这些畴及与它们所对应的孔的位置由侧壁及它们的相关突出部处定向于预定的位置。这些孔分开的距离可大于或小于该嵌段共聚物(及任何添加剂)在无任何侧壁下自组装时的这些孔分开的距离。

公开(公告)号：CN101548390B

公开(公告)日：2011-05-18

申请号：CN200780045094.2

申请日：2007-10-11

Applicant: 国际商业机器公司

Inventor： 李伟健 ,  杨海宁

IPC: H01L29/94

CPC classification number: H01L29/42316 ,  H01L21/28097 ,  H01L21/28518 ,  H01L29/4975 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  Y10S977/892

Abstract: 完全和均匀的硅化栅极导体通过采用亚光刻、亚临界尺寸、纳米尺度开口深地“穿孔”硅化物栅极导体而生产。硅化物形成金属(例如钴、钨等)随后被沉积，多晶硅栅极，覆盖其并且填充穿孔。退火步骤将所述多晶硅转换为硅化物。因为深穿孔，与硅化物形成金属接触的多晶硅的表面面积大为增加，超过传统硅化技术，导致所述多晶硅栅极被完全转换为均匀的硅化物成份。自组装双嵌段共聚物被用于形成被用作形成穿孔的蚀刻“模板”的规则的亚光刻纳米尺度图案。

公开(公告)号：CN101930965A

公开(公告)日：2010-12-29

申请号：CN201010206364.7

申请日：2010-06-17

Applicant: 国际商业机器公司

Inventor： 王平川 ,  李伟健 ,  R·G·菲利皮

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L21/76847 ,  H01L21/76852 ,  H01L23/5286 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及用于半导体器件的电网结构及其制造方法。本发明的一个实施例提供一种半导体结构，其包括：在电介质层内形成的第一导电材料的插塞；具有底部和侧壁的第二导电材料的过孔，其中所述底部和所述侧壁被导电衬里覆盖，并且所述底部被直接形成在所述插塞的顶部上且通过所述导电衬里而与所述过孔接触；以及第三导电材料的一个或多个导电路径，其通过在所述过孔的所述侧壁处的所述导电衬里而连接到所述过孔。还提供制造该半导体结构的方法。

公开(公告)号：CN101359620A

公开(公告)日：2009-02-04

申请号：CN200810144702.1

申请日：2008-07-30

Applicant: 国际商业机器公司

Inventor： 李伟健 ,  林羲雄 ,  G·玛特西厄维茨

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L23/5226 ,  H01L21/76808 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/12044 ,  Y10T428/31678 ,  H01L2924/00

Abstract: 一种半导体结构和制造该半导体结构的方法，更特别地，本发明涉及具有减小的金属线路电阻的半导体结构以及在后段制程(BEOL)工艺中制造该结构的方法。该方法包括形成延伸到较下金属层Mx+1的第一沟槽以及形成远离该第一沟槽的第二沟槽。该方法还包括利用导电材料填充第一沟槽和第二沟槽。在第二沟槽中的导电材料形成垂直的布线线路，其与较上布线层正交地延伸并且与其电接触，且与包括较下金属层Mx+1的较下金属层电隔离。垂直的布线线路减小了结构的电阻。

公开(公告)号：CN101335190A

公开(公告)日：2008-12-31

申请号：CN200810128529.6

申请日：2008-06-19

Applicant: 国际商业机器公司

Inventor： 陈光荣 ,  李伟健 ,  杨海宁

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/768

CPC classification number: B81C1/00031 ,  B81B2203/0315 ,  B81C2201/0149 ,  B82Y30/00 ,  H01L21/31144 ,  H01L21/7682 ,  H01L2221/1047

Abstract: 公开了将自组装纳米结构图案化和形成多孔电介质的方法。一方面，该方法包括在下层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。

公开(公告)号：CN101159256A

公开(公告)日：2008-04-09

申请号：CN200710138261.X

申请日：2007-07-31

Applicant: 国际商业机器公司

Inventor： 杨海宁 ,  杰克·A.·曼德尔曼 ,  李伟健

IPC: H01L23/522 ,  H01L27/11 ,  H01L21/768 ,  H01L21/8244

CPC classification number: H01L21/76895 ,  B82Y10/00 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/76816 ,  H01L23/485 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明涉及一种半导体器件，其包含位于半导体衬底中并且通过其间的隔离区域彼此隔离的第一和第二有源器件区域，同时该半导体器件包括宽度为大约20nm到大约40nm的第一亚光刻互连结构，用于将第一有源器件区域与第二有源器件区域连接。该半导体器件优选包含至少一个位于半导体衬底中的静态随机存取存储器(SRAM)单元，而且第一亚光刻互连结构直接将SRAM单元的第一下拉晶体管和其第一上拉晶体管直接交叉连接，而在它们之间没有任何金属触点。第一亚光刻互连结构可以通过光刻构图掩模层，然后利用自组装嵌段共聚物或电介质侧壁间隔件形成亚光刻特征来很容易形成。

公开(公告)号：CN101123253A

公开(公告)日：2008-02-13

申请号：CN200710109611.X

申请日：2007-06-07

Applicant: 国际商业机器公司

Inventor： 杨海宁 ,  托马斯·W.·戴尔 ,  李伟健

IPC: H01L27/092 ,  H01L21/8238

Abstract: 集成电路以及制作集成电路的方法。披露了一种在分离的硅层上引入应变MOSFETs的IC的制作方法和结构。N型沟道场效应晶体管(nFET)和P型沟道场效应晶体管(pFET)分别形成于分离的硅层上。因此可以形成紧邻nFETs和pFETs的浅槽隔离(STI)区以将不同的应力引入各自nFETs和pFETs的沟道区。结果，通过STI应力可以提高nFETs和pFETs的性能。此外，由于两个硅层的位置彼此相对垂直，IC的面积也可以被降低。