-
公开(公告)号：CN120035201A
公开(公告)日：2025-05-23
申请号：CN202510130321.1
申请日：2025-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例提供了一种形成集成电路器件的方法和集成电路器件，其中该方法包括通过形成源极/漏极开口以形成包括纳米结构沟道、中介层和硬掩模结构的堆叠件。该方法还包括在堆叠件上形成牺牲栅极结构，并形成与牺牲栅极结构相邻的间隔件层。该方法还包括通过去除中介层来释放纳米结构沟道，并在纳米结构沟道和间隔件层的侧表面上形成栅极电介质。该方法还包括通过从间隔件层的侧表面去除栅极电介质的部分来形成减小的栅极电介质，部分横向邻近纳米结构沟道，并在减小的栅极电介质和间隔件层的暴露部分上形成栅极金属层。
-
公开(公告)号：CN113299733B
公开(公告)日：2024-04-30
申请号：CN202110197939.1
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088 , H01L21/8234 , H01L21/336 , H01L21/28 , B82Y40/00
Abstract: 根据本公开的半导体器件包括：鳍结构，位于衬底上方；竖直堆叠的硅纳米结构，设置在鳍结构上方；隔离结构，设置在鳍结构周围；含锗界面层，包围在每一个竖直堆叠的硅纳米结构周围；栅极介电层，包围在含锗界面层周围；以及栅电极层，包围在栅极介电层周围。本申请的实施例提供了半导体器件、半导体结构及其形成方法。
-
公开(公告)号：CN108231588B
公开(公告)日：2023-12-05
申请号：CN201711046379.X
申请日：2017-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 一种方法包括形成伪栅极堆叠件，形成介电层，其中伪栅极堆叠件位于介电层中，去除伪栅极堆叠件以在介电层中形成开口，形成延伸到开口中的金属层，并且回蚀刻金属层。金属层的位于开口中的剩余部分的边缘低于介电层的顶面。在开口中选择性地沉积导电层。导电层位于金属层上方，并且金属层和导电层组合形成替换栅极。本发明的实施例还涉及晶体管及其形成方法。
-
公开(公告)号：CN115566067A
公开(公告)日：2023-01-03
申请号：CN202210938293.2
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L29/423 , H01L29/51 , H01L21/336
Abstract: 一种半导体装置结构，包括第一栅极层；第二栅极层位于第一栅极层上并对准第一栅极层；以及栅极隔离结构位于第一栅极层与第二栅极层之间。栅极隔离结构包括相对的第一表面与第二表面。第一表面的至少一部分接触第一栅极层。第二表面包括不同的第一材料与第二材料，且第二表面的至少一部分接触第二栅极层。
-
公开(公告)号：CN115332172A
公开(公告)日：2022-11-11
申请号：CN202210671373.6
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/324 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 一种集成电路的制造方法，包含形成第一全绕式栅极晶体管以及第二全绕式栅极晶体管。此方法形成偶极氧化物于第一全绕式栅极晶体管中但不形成偶极氧化物于第二全绕式栅极晶体管中。这是借由在重新沉积界面介电层于第二全绕式栅极晶体管的纳米片上之前，从第二全绕式栅极晶体管的半导体纳米片上完全地移除界面介电层以及偶极‑诱导层来实现的。
-
Patent Agency Ranking
公开(公告)号：CN114864498A
公开(公告)日：2022-08-05
申请号：CN202210331167.0
申请日：2022-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置，包含位于第一装置区中的多个第一通道纳米结构以及位于第二装置区中的多个第二通道纳米结构。第一通道纳米结构设置于第一介电鳍片与第二介电鳍片之间。第二通道纳米结构设置于第一介电鳍片与第三介电鳍片之间。形成栅极介电层以围绕第一通道纳米结构的每一个及第二通道纳米结构的每一个。形成第一功函数层以围绕第一通道纳米结构的每一个。形成第二功函数层以围绕第二通道纳米结构的每一个。第一间隙存在于每个相邻的第一通道纳米结构之间，且第二间隙存在于每个相邻的第二通道纳米结构之间。
-
公开(公告)号：CN114334965A
公开(公告)日：2022-04-12
申请号：CN202110856512.8
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开实施例提供一种半导体装置结构。半导体装置结构包括第一半导体层，以及第二半导体层对准第一半导体层并位于第一半导体层下。第一互混层与第四互混层围绕每一第一半导体层。第一互混层位于第一半导体层与第四互混层之间，且包括第一材料与第二材料。第四互混层包括第三材料与第四材料。第二互混层与第三互混层围绕每一第二半导体层。第二互混层位于第二半导体层与第三互混层之间，且包括第一材料与第五材料。第三互混层包括第三材料与第六材料。第二材料与第四材料为具有第一极性的偶极材料，第五材料与第六材料为具有第二极性的偶极材料，且第一极性与第二极性相反。
-
公开(公告)号：CN113851426A
公开(公告)日：2021-12-28
申请号：CN202110708683.6
申请日：2021-06-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 形成半导体结构的方法包括：提供结构，该结构具有衬底和位于衬底的表面上方并且彼此垂直间隔开的半导体层的堆叠件；形成包裹半导体层的每个的界面层；在界面层上方形成包裹半导体层的每个的高k介电层；以及在高k介电层上方形成包裹半导体层的每个的覆盖层。在覆盖层包裹半导体层的每个的情况下，方法还包括对结构实施热处理，从而增加界面层的厚度。在实施热处理之后，方法还包括去除覆盖层。本申请的实施例还涉及半导体结构。
-
公开(公告)号：CN113345894A
公开(公告)日：2021-09-03
申请号：CN202110518907.7
申请日：2021-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 半导体器件包括：第一互连结构；多个沟道层，堆叠在第一互连结构上方；栅极堆叠件，包裹除了沟道层的最底部一个沟道层之外的沟道层的每个；源极/漏极部件，邻接沟道层；第一导电通孔，将第一互连结构连接至源极/漏极部件的底部；以及介电部件，位于沟道层的最底部一个沟道层和第一导电通孔之间。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN110838469A
公开(公告)日：2020-02-25
申请号：CN201910604290.3
申请日：2019-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L21/28 , H01L21/336
Abstract: 集成电路结构的制作方法包括：形成栅极沟槽，露出每一鳍状物的部分；以及形成调整临界电压的介电层于鳍状物上的栅极沟槽中。形成调整临界电压的介电层时调整其特性，以达每一鳍状物所用的不同临界电压。方法亦包括形成粘着金属层于调整临界电压的介电层上；以及形成填充金属层于粘着金属层上。填充金属层在鳍状物的上表面具有实质上一致的厚度。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.042 seconds)
