公开(公告)号：CN102157450A

公开(公告)日：2011-08-17

申请号：CN201010254693.9

申请日：2010-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶德强 ,  夏兴国 ,  林浩勋 ,  赵治平 ,  苏钦豪 ,  郑锡圭

IPC: H01L21/8249 ,  H01L21/768 ,  H01L27/04 ,  H01L23/522

CPC classification number: H01L27/0623 ,  H01L21/28518 ,  H01L21/8249 ,  H01L29/45

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括提供一基板，于基板上形成第一类型晶体管和第二类型晶体管。遮蔽第一类型晶体管，且于第二类型晶体管上形成第一硅化物区域。遮蔽第二类型晶体管，且于第一类型晶体管上形成第二硅化物区域，第二硅化物具有不同于第一硅化物的至少一特性，因而允许在各别元件上形成特定的硅化物区域。当工艺成本保持在一最小值时，允许较大最佳化和工艺控制。

公开(公告)号：CN101174620B

公开(公告)日：2010-12-01

申请号：CN200710101842.6

申请日：2007-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家逸 ,  张家龙 ,  赵治平

IPC: H01L27/00 ,  H01L27/02

CPC classification number: H01L23/5223 ,  H01L27/0805 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体装置，包括：第一电容组件及第二电容组件。第一电容组件包括彼此连接的多个第一单元电容组件，且每一第一单元电容组件具有第一单元电容值，而第二电容组件包括彼此连接的多个第二单元电容组件，且每一第二单元电容组件具有第二单元电容值，其中所述第一单元电容组件与第二单元电容组件具有相同的数量。所述第一单元电容组件与第二单元电容组件排列成一个阵列，并在每一列及每一栏中交替排置且总数分别大于2。同时，本发明还公开了一种集成电路，包括有上述电容组件阵列。总之，本发明通过有效降低工艺变异的敏感性，使得在不增加电容值不匹配的情形下可以形成较大的电容组件对。

公开(公告)号：CN100477214C

公开(公告)日：2009-04-08

申请号：CN200610094199.4

申请日：2006-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈岳猷 ,  张家龙 ,  赵治平

IPC: H01L27/00 ,  H01L21/82 ,  H01L21/02

CPC classification number: H01L23/5223 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路的电容器结构及其制造方法，包含：一第一板状物层，包含一系列相互交叉(interdigitated)的第一板状物；一第一介电层，覆盖于该第一板状物层上；一第一延伸层，在该第一介电层上，包含一系列相互交叉的第一延伸板，各个该第一延伸板分别配置于各个该第一板状物上方；一系列的第一导通层，分别连接于各个该第一延伸板上；以及一第二板状物层，包含一系列相互交叉的第二板状物，各个该第二板状物分别连接于各个该第一导通层上；其中相连的第一延伸板、第一导通层、及第二板状物的极性与相对应的第一板状物的极性互异。本发明可有效地结合MOM电容器与MIM电容器，并还可改善对准误差所造成的影响。

公开(公告)号：CN101118929A

公开(公告)日：2008-02-06

申请号：CN200710138419.3

申请日：2007-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  赵治平 ,  张智胜 ,  俞正明

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L29/0646 ,  H01L29/086 ,  H01L29/78 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置及其制作方法。上述半导体装置，可以是利用互补式标准流程形成的反向性延伸金属氧化物的半导体装置，且包含栅极介电层，形成于半导体基底的上方；栅极电极，形成于该栅极介电层；轻掺杂漏/源极区域，形成于该半导体基底之中，且一部分延伸至该栅极电极下方；深源/漏极区域，形成于该半导体基底之中；以及通过该半导体基底的顶部表面、该轻掺杂漏/源极区域及该深源/漏极区域的嵌入区域。该嵌入区域为第一导电类型，且该轻掺杂漏/源极区域及该深源/漏极区域为第二导电类型。本发明可通过嵌入区域保护栅极介电层，因此具有较高的可靠性，并且不需要额外的掩模，而且元件间的特性具有良好的搭配性。

公开(公告)号：CN101068007A

公开(公告)日：2007-11-07

申请号：CN200610145740.X

申请日：2006-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 俞正明 ,  赵治平 ,  张智胜 ,  陈俊宏

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构的形成方法及电阻，特别涉及一种去耦合浅掺杂源/漏极区和袋状注入区的形成方法。上述方法包括：提供一半导体晶片，其包含多个主动区。于上述主动区中形成多个栅极结构。利用一N－浅掺杂源/漏极光罩，形成多个N－浅掺杂源/漏极区于上述半导体晶片上。利用一N－袋状注入光罩，形成多个N－袋状注入区于上述半导体晶片上。利用一P－浅掺杂源/漏极光罩，形成多个P－浅掺杂源/漏极区于上述半导体晶片上；以及利用一P－袋状注入光罩，形成多个P－袋状注入区于上述半导体晶片上。本发明所提供的半导体结构的形成方法及电阻，可以降低模拟MOS元件之间的失配，并提升其本征增益。

公开(公告)号：CN2741192Y

公开(公告)日：2005-11-16

申请号：CN200420084338.1

申请日：2004-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王松雄 ,  陈硕懋 ,  许恒铭 ,  管瑞丰 ,  赵治平 ,  林志贤

IPC: H01L29/00 ,  H01L23/522 ,  H01F17/00

CPC classification number: H01L23/5227 ,  H01F17/0013 ,  H01F2017/008 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本实用新型揭露一种具有高品质因子的电感。该电感包括：一基底、一内层电感层、一保护层、一顶部电感层以及一焊接区电感层。其中，介电层覆盖于基底表面，且具有至少一介电层开口，另外，内层电感层设置于介电层内。顶部电感层填满介电层开口，且与内层电感层电性连接。还有，保护层设置于介电层表面，且具有一保护层开口，以露出顶部电感层。此外，焊接区电感层填满保护层开口，且与顶部电感层电性连接。将一部分电感制作于介电层内部，另一部分的电感于制作组件区的焊接区的同时以铜铝合金材质制作于保护层表面，如此一来，可以大幅增加介电层内的电感部分，又可降低阻值(Rs)。因此可增高品质因子，又可扩大其适用的频率范围。