-
公开(公告)号：CN1710469A
公开(公告)日：2005-12-21
申请号：CN200510082152.1
申请日：2005-07-04
Applicant: 友达光电股份有限公司
IPC: G02F1/133 , G02F1/136 , H01L29/786
Abstract: 一种像素结构，包括形成于基板上的薄膜晶体管与储存电容，薄膜晶体管具有栅极电极以及有源层，有源层至少包括源极区以及漏极区，且源极区以及漏极区掺杂第一掺杂物；以及储存电容，形成于基板上，储存电容具有下电极以及上电极，下电极掺杂第二掺杂物，第一掺杂物以及第二掺杂物为相异型，且源极区以及漏极区与下电极不相连。
-
公开(公告)号：CN1667754A
公开(公告)日：2005-09-14
申请号：CN200510056512.0
申请日：2005-03-18
Applicant: 友达光电股份有限公司
Abstract: 一种移位缓存器，移位缓存器包括至少一移位缓存单元，且移位缓存单元包括输入单元、至少一第一薄膜晶体管以及至少一第二薄膜晶体管。输入单元依据第一时钟信号，经由输入端接收输入信号，并输出切换控制信号。第一薄膜晶体管的栅极耦接至输入单元，用以接收切换控制信号，其源极耦接至输出端，以及其漏极接收第二时钟信号。第二薄膜晶体管的漏极与栅极与输出端耦接，其源极耦接输入单元。
-
公开(公告)号：CN1588525A
公开(公告)日：2005-03-02
申请号：CN200410070488.1
申请日：2004-08-03
Applicant: 友达光电股份有限公司
Abstract: 一种单时脉驱动移位暂存器，具有多级(Stage)架构，其中，第M级架构包括一栓锁(latch)单元、一逻辑单元与一无重叠信号缓冲器(Non－overlap buffer)。栓锁单元是依据一时脉信号，栓锁来自第M－1级架构的输入信号。逻辑单元连接于栓锁单元的输出端，以对栓锁单元的输出信号与时脉信号进行NAND的逻辑运算。无重叠信号缓冲器连接于逻辑单元的输出端，包括三个相互串接的反向器。并且，其中耦接至逻辑单元输出端的第一个反向器的输出信号，是馈入第M+1级架构的栓锁单元内。同时，来自第M－1级架构的无重叠信号缓冲器的输出信号，是馈入此第M级架构的无重叠信号缓冲器或是逻辑单元，以延迟无重叠信号缓冲器的输出信号。
-
-
公开(公告)号：CN1553456A
公开(公告)日：2004-12-08
申请号：CN03141249.1
申请日：2003-06-04
Applicant: 友达光电股份有限公司
Inventor： 尤建盛
Abstract: 一种移位寄存电路，具有多个串接级的移位缓存单元，包括下列组件：第一晶体管，其栅极耦接反相时钟信号，其第一源/漏极连接到前一串接级的移位缓存单元的输出端；反相装置，具有第一输入及输出端，第一输入端连接到第一晶体管的第一源/漏极；第二晶体管，其栅极连接到第一晶体管的第二源/漏极，其第一源/漏极耦接时钟信号，其第二源/漏极连接到输出端；第三晶体管，其栅极连接到反相装置的第一输出端，其第一源/漏极连接到输出端；其第二源/漏极连接到第一电源；以及第四晶体管，其栅极连接到后一串接级的移位缓存单元的输出端，其第一源/漏极连接到第二晶体管的第二源/漏极，其第二源/漏极连接到第一电源。
-
Patent Agency Ranking
公开(公告)号：CN1536403A
公开(公告)日：2004-10-13
申请号：CN03109110.5
申请日：2003-04-03
Applicant: 友达光电股份有限公司
IPC: G02F1/1333
Abstract: 本发明公开了一种液晶显示面板的集积驱动元件架构，至少包括多个驱动胞、多条驱动线和多个像素胞。此种集积驱动元件架构将驱动胞交错配置排列成两排，有效地使像素胞间距小于驱动胞宽度，且驱动胞宽度又小于两倍的像素胞间距，因此提高了液晶显示面板的分辨率。
-
公开(公告)号：CN1534559A
公开(公告)日：2004-10-06
申请号：CN03107897.4
申请日：2003-04-01
Applicant: 友达光电股份有限公司
Inventor： 尤建盛
IPC: G09G3/00
Abstract: 本发明是关于一种平面显示器的驱动电路补偿架构，其主要包括至少一驱动电路、多工单元及显示区，多工单元是透过复数视讯信号线与至少一驱动电路相连接，并透过复数资料线与显示区相连接，其中，多工单元更包括至少一缓冲级，该至少一缓冲级具有复数输入引线与复数输出引线，以用来补偿多工单元与驱动电路或显示区的连接。
-
公开(公告)号：CN110853556A
公开(公告)日：2020-02-28
申请号：CN201911010248.5
申请日：2019-10-23
Applicant: 友达光电股份有限公司 , 林志隆
Abstract: 一种脉冲产生电路，包含输入电路、稳压电路、稳压控制电路及上拉电路。输入电路接收第一电压并耦接于第一节点，输入电路响应于第一信号输出第一电压至第一节点。稳压电路接收第一电压及第二电压并耦接于第一节点，稳压电路响应于第一电压以存储第一电压至稳压电路的第二节点，稳压电路根据第二节点的电压稳定第一节点的电压。稳压控制电路接收第二电压及第二信号，稳压控制电路响应于第一节点的电压、第一及第二时脉信号而调整稳压控制电路的第三节点的电压为第二电压或第二信号，稳压控制电路根据第三节点的电压以控制第二节点的电压。上拉电路接收第三电压并耦接于第一节点及输出端，上拉电路响应于第一节点的电压而输出第三电压至输出端。
-
公开(公告)号：CN110702223A
公开(公告)日：2020-01-17
申请号：CN201910711502.8
申请日：2019-08-02
Applicant: 友达光电股份有限公司 , 林志隆
Abstract: 一种光感测电路。在光感测电路中，输出级电路依据第一驱动信号以传送第一以及第二节点的电压至输出线。第一感测器用以依据感测环境光的第一色光以产生第一光电流，并依据感测环境光的第二色光以产生第二光电流。第二感测器用以依据感测环境光的第三色光以产生第三光电流，并依据感测环境光的第二色光以产生第四光电流。于感测阶段中，当第一感测器感测到第一色光，并且第二感测器感测到第三色光时，第一感测器依据第一光电流以调制电压的电压准位，并且第二感测器依据第三光电流以调制电压的电压准位。
-
公开(公告)号：CN105068350B
公开(公告)日：2019-06-28
申请号：CN201510611095.5
申请日：2015-09-23
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , G09G3/36
CPC classification number: G09G3/3648 , G09G2300/0491 , G09G2300/0833
Abstract: 本公开提供一种液晶像素单元。该液晶像素单元具有储存电容、液晶电容、数据写入电路及源极随耦器。储存电容具有第一电极与第二电极，第二电极用以接收第一参考电压。液晶电容具有第三电极与第四电极，第四电极用以接收第二参考电压。数据写入电路分别电性连接第一电极与第三电极。数据写入电路受控于控制信号，以将数据电压储存于液晶电容与储存电容。源极随耦器具有输入端与输出端。输入端电性连接至第一电极。输出端电性连接至第三电极。本公开可以解决液晶电容的电压不准确问题。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.044 seconds)
