-
公开(公告)号：CN1322483C
公开(公告)日：2007-06-20
申请号：CN200410049089.7
申请日：2004-06-15
Applicant: 友达光电股份有限公司
CPC classification number: Y02B20/343 , Y02B20/346
Abstract: 一种数据驱动电路，包括多条数据信号线分别在第一、二周期传输至少一组第一、二数字数据，至少一数据驱动单元，各数据驱动单元包括：数字/模拟转换器，接收一组对应的第一数字数据，将第一数字数据转换成第一模拟转换数据，及接收一组对应的第二数字数据，将第二数字数据转换成第二模拟转换数据；一开关单元，连接数字/模拟转换器，在第一周期及在第二周期中受取样信号控制而导通；第一模拟取样存储电路，连接开关单元，在第一周期受第一信号控制存储对应的第一模拟转换数据，在第二周期时受第二信号控制读出第一模拟转换数据的对应第一模拟数据到对应第一像素中；及第二模拟取样存储电路，连接开关单元，受第二信号控制存储第二模拟转换数据。
-
公开(公告)号：CN100377198C
公开(公告)日：2008-03-26
申请号：CN200410070488.1
申请日：2004-08-03
Applicant: 友达光电股份有限公司
Abstract: 一种单时脉驱动移位暂存器，具有多级(Stage)架构，其中，第M级架构包括一栓锁(latch)单元、一逻辑单元与一无重叠信号缓冲器(Non-overlapbuffer)。栓锁单元是依据一时脉信号，栓锁来自第M-1级架构的输入信号。逻辑单元连接于栓锁单元的输出端，以对栓锁单元的输出信号与时脉信号进行NAND的逻辑运算。无重叠信号缓冲器连接于逻辑单元的输出端，包括三个相互串接的反向器。并且，其中耦接至逻辑单元输出端的第一个反向器的输出信号，是馈入第M+1级架构的栓锁单元内。同时，来自第M-1级架构的无重叠信号缓冲器的输出信号，是馈入此第M级架构的无重叠信号缓冲器或是逻辑单元，以延迟无重叠信号缓冲器的输出信号。
-
公开(公告)号：CN1595809A
公开(公告)日：2005-03-16
申请号：CN200410061820.8
申请日：2004-06-25
Applicant: 友达光电股份有限公司
Inventor： 曾戎骏
Abstract: 一种可变换输出顺序的数字/模拟转换器及应用该转换器的显示器，该数字/模拟转换器包括一数字数据输入、一译码器、一顺序变换电路以及多个单位电流元。数字数据输入用于接收一数字输入数据；译码器用以对该数字输入数据进行译码，以产生一译码数据；顺序变换电路用以将该译码数据各位的顺序加以重新变换以作为一变序译码数据；多个单位电流元中的每一单位电流元皆包括一精准电流源以及一内部逻辑门，内部逻辑门依据顺序变换电路的变序译码数据决定该精准电流源的电流是否输出。
-
公开(公告)号：CN1588518A
公开(公告)日：2005-03-02
申请号：CN200410063263.3
申请日：2004-06-30
Applicant: 友达光电股份有限公司
Abstract: 显示器亮度补偿装置包括反馈单元以及补偿单元。反馈单元包括第一及第二反馈电路，用以产生第一及第二反馈电流。补偿单元包括第一及第二补偿电路，用以分别根据第一及第二反馈电流，输出第一及第二补偿电压，作为第一及第二数字模拟电流转换器的第一及第二参考电压。当第一及第二像素的亮度朝第一方向改变时，第一及第二反馈电流随之调整，使得第一及第二补偿电压改变，并分别调整第一及第二参考电压，使得流过第一像素及第二像素的一第一及第二数据电流朝第一方向的反方向改变，以补偿第一及第二像素的亮度。
-
公开(公告)号：CN100388339C
公开(公告)日：2008-05-14
申请号：CN200410064420.2
申请日：2004-08-24
Applicant: 友达光电股份有限公司
Inventor： 曾戎骏
CPC classification number: G09G3/3241 , G09G2300/0842 , G09G2310/0251 , G09G2320/0223
Abstract: 一种电致发光装置的像素单元，包括扫描线、数据线、电流镜像电路、发光二极管及电容器。扫描线传送具有第一状态及第二状态的电压信号。电流镜像电路包括第一晶体管及第二晶体管，且第二晶体管的栅极耦接第一晶体管的栅极。根据电压信号的第一状态，第一电流流经第一晶体管而至数据线，且与第一电流成比例的第二电流流经第二晶体管。发光二极管耦接第二晶体管。根据电压信号的第一状态，电容器被第一电流充电至电压电平，且在电压信号的第二状态期间，电容器用以维持第二电流。
-
Patent Agency Ranking
公开(公告)号：CN100343888C
公开(公告)日：2007-10-17
申请号：CN200410071320.2
申请日：2004-07-19
Applicant: 友达光电股份有限公司
CPC classification number: G09G3/325 , G09G2300/0842 , G09G2310/0251
Abstract: 一种显示像素电路，包括具有第一电容器的数据信号线负载电路、耦接数据信号线负载电路的第一重置电路，以及耦接数据信号线负载电路的二极管。此显示像素电路也包括耦接二极管的寄生电容的第二重置电路。第一重置电路是用以重置第一电容器。第二重置电路是用以重置二极管的寄生电容，且在重置第一电容器及二极管的寄生电容后，以固定电流驱动二极管。
-
公开(公告)号：CN100342418C
公开(公告)日：2007-10-10
申请号：CN200410045244.8
申请日：2004-06-04
Applicant: 友达光电股份有限公司
Abstract: 本发明有关于一种数据驱动电路，特别有关于一种设置多个模拟取样存储电路共享一组数字/模拟转换器，当由到对应的取样信号启动时，对应的模拟取样存储电路会导通以进行存储取样的操作，如此可避免使用数字锁存器当分辨率增加而造成横向布局面积增加时所造成的线路布局上的困难。
-
公开(公告)号：CN1588525A
公开(公告)日：2005-03-02
申请号：CN200410070488.1
申请日：2004-08-03
Applicant: 友达光电股份有限公司
Abstract: 一种单时脉驱动移位暂存器，具有多级(Stage)架构，其中，第M级架构包括一栓锁(latch)单元、一逻辑单元与一无重叠信号缓冲器(Non－overlap buffer)。栓锁单元是依据一时脉信号，栓锁来自第M－1级架构的输入信号。逻辑单元连接于栓锁单元的输出端，以对栓锁单元的输出信号与时脉信号进行NAND的逻辑运算。无重叠信号缓冲器连接于逻辑单元的输出端，包括三个相互串接的反向器。并且，其中耦接至逻辑单元输出端的第一个反向器的输出信号，是馈入第M+1级架构的栓锁单元内。同时，来自第M－1级架构的无重叠信号缓冲器的输出信号，是馈入此第M级架构的无重叠信号缓冲器或是逻辑单元，以延迟无重叠信号缓冲器的输出信号。
-
公开(公告)号：CN1571005A
公开(公告)日：2005-01-26
申请号：CN200410064420.2
申请日：2004-08-24
Applicant: 友达光电股份有限公司
Inventor： 曾戎骏
CPC classification number: G09G3/3241 , G09G2300/0842 , G09G2310/0251 , G09G2320/0223
Abstract: 一种电致发光装置的像素单元，包括扫描线、数据线、电流镜像电路、发光二极管及电容器。扫描线传送具有第一状态及第二状态的电压信号。电流镜像电路包括第一晶体管及第二晶体管，且第二晶体管的栅极耦接第一晶体管的栅极。根据电压信号的第一状态，第一电流流经第一晶体管而至数据线，且与第一电流成比例的第二电流流经第二晶体管。发光二极管耦接第二晶体管。根据电压信号的第一状态，电容器被第一电流充电至电压电平，且在电压信号的第二状态期间，电容器用以维持第二电流。
-
公开(公告)号：CN1553423A
公开(公告)日：2004-12-08
申请号：CN200410071320.2
申请日：2004-07-19
Applicant: 友达光电股份有限公司
CPC classification number: G09G3/325 , G09G2300/0842 , G09G2310/0251
Abstract: 一种显示像素电路，包括具有第一电容器的数据信号线负载电路、耦接数据信号线负载电路的第一重置电路，以及耦接数据信号线负载电路的二极管。此显示像素电路也包括耦接二极管的寄生电容的第二重置电路。第一重置电路是用以重置第一电容器。第二重置电路是用以重置二极管的寄生电容，且在重置第一电容器及二极管的寄生电容后，以固定电流驱动二极管。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.024 seconds)
