-
公开(公告)号：CN100353460C
公开(公告)日：2007-12-05
申请号：CN200410057555.6
申请日：2004-08-16
Applicant: 友达光电股份有限公司
Inventor： 吕世香
Abstract: 一种移位寄存器，具有连续连接的多个移位寄存单元并受控于互为反相的第一及第二时钟信号。每一移位寄存单元包括输入单元、输出单元及控制单元。输入单元根据第一时钟信号以输出第一信号。输出单元根据第一信号以输出输出信号。控制单元连接输入及输出单元，并根据第一信号及输出信号，以控制输出单元，以此稳定输出信号的状态。
-
公开(公告)号：CN1588555A
公开(公告)日：2005-03-02
申请号：CN200410057555.6
申请日：2004-08-16
Applicant: 友达光电股份有限公司
Inventor： 吕世香
Abstract: 一种移位寄存器，具有连续连接的多个移位寄存单元并受控于互为反相的第一及第二时钟信号。每一移位寄存单元包括输入单元、输出单元及控制单元。输入单元根据第一时钟信号以输出第一信号。输出单元根据第一信号以输出输出信号。控制单元连接输入及输出单元，并根据第一信号及输出信号，以控制输出单元，以此稳定输出信号的状态。
-
公开(公告)号：CN100544174C
公开(公告)日：2009-09-23
申请号：CN200710102269.0
申请日：2007-05-09
Applicant: 友达光电股份有限公司
IPC: H02M3/07
Abstract: 一种负电压变换器，其包含一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管以及一第六晶体管。第一晶体管的第一端以及控制端耦接信号输入端。第二晶体管的第一端耦接信号输入端，该控制端耦接第一时钟脉冲信号以及第一晶体管的第二端。第三晶体管的第一端耦接信号输入端，控制端耦接第二时钟脉冲信号以及第二晶体管的第二端。第四晶体管的第一端耦接第三晶体管的第二端，控制端耦接第三晶体管的第二端。第五晶体管的第一端耦接第三晶体管的第二端，控制端耦接第四晶体管的第二端。第六晶体管的第一端耦接第三晶体管的第二端，第六晶体管的第二端耦接信号输出端，控制端耦接该第五晶体管的该第二端以及该第一时钟脉冲信号。
-
公开(公告)号：CN100437830C
公开(公告)日：2008-11-26
申请号：CN200510099533.0
申请日：2005-09-13
Applicant: 友达光电股份有限公司
Inventor： 吕世香
Abstract: 本发明披露一种移位寄存电路，具有多级移位缓存单元，依据一定时控制电路所提供的信号，产生一取样信号至相对应的一数据锁存电路。其中移位寄存电路的第1级移位缓存单元具有一去能电路与一取样电路，接收定时控制电路的信号，撷取一正确的取样信号输出至相对应的数据锁存电路与下一级移位缓存单元内；而第1级移位缓存单元的去能电路，接收第2级移位缓存单元的取样信号，停止第1级移位缓存单元的取样电路的动作。
-
公开(公告)号：CN101051788A
公开(公告)日：2007-10-10
申请号：CN200710102269.0
申请日：2007-05-09
Applicant: 友达光电股份有限公司
IPC: H02M3/07
Abstract: 一种负电压变换器，其包含一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管、一第五晶体管以及一第六晶体管。第一晶体管的第一端以及控制端耦接信号输入端。第二晶体管的第一端耦接信号输入端，该控制端耦接第一时钟脉冲信号以及第一晶体管的第二端。第三晶体管的第一端耦接信号输入端，控制端耦接第二时钟脉冲信号以及第二晶体管的第二端。第四晶体管的第一端耦接第三晶体管的第二端，控制端耦接第三晶体管的第二端。第五晶体管的第一端耦接第三晶体管的第二端，控制端耦接第四晶体管的第二端。第六晶体管的第一端耦接第三晶体管的第二端，第六晶体管的第二端耦接信号输出端，控制端耦接该第五晶体管的该第二端以及该第一时钟脉冲信号。
-
Patent Agency Ranking
-
公开(公告)号：CN1767071A
公开(公告)日：2006-05-03
申请号：CN200510099533.0
申请日：2005-09-13
Applicant: 友达光电股份有限公司
Inventor： 吕世香
Abstract: 本发明披露一种移位寄存电路，具有多级移位缓存单元，依据一定时控制电路所提供的信号，产生一取样信号至相对应的一数据锁存电路。其中移位寄存电路的第1级移位缓存单元具有一去能电路与一取样电路，接收定时控制电路的信号，撷取一正确的取样信号输出至相对应的数据锁存电路与下一级移位缓存单元内；而第1级移位缓存单元的去能电路，接收第2级移位缓存单元的取样信号，停止第1级移位缓存单元的取样电路的动作。
-
公开(公告)号：CN1588819A
公开(公告)日：2005-03-02
申请号：CN200410083430.0
申请日：2004-09-28
Applicant: 友达光电股份有限公司
Inventor： 吕世香
IPC: H04B3/18 , H03K19/0185
Abstract: 一种信号传输系统，包括信号输出单元及信号接收单元。信号输出单元接收第一信号及输出第二信号。信号接收单元接收第二信号及输出第三信号。信号输出单元包括反相装置及输出信号驱动装置。反相装置接收第一信号及输出第一反相信号。输出信号驱动装置接收第一反相信号及输出第二信号。输出信号驱动装置包括第一NMOS晶体管及第二NMOS晶体管。第一NMOS晶体管的漏极偏压于第一电压，其栅极接收控制信号。第二NMOS晶体管的栅极接收第一反相信号，其源极偏压于第二电压，其漏极与第一NMOS晶体管的源极耦接，并输出第二信号。
-
公开(公告)号：CN1549238A
公开(公告)日：2004-11-24
申请号：CN03123826.2
申请日：2003-05-16
Applicant: 友达光电股份有限公司
Inventor： 吕世香
Abstract: 本发明是关于一种液晶显示驱动电路及其使用的检验装置与容错方法，该液晶显示驱动电路的驱动级具有多个检验装置、逻辑运算单元与驱动切换开关。检验装置包括储存单元、资料切换开关与边缘探测器。其是以边缘变化是否正确来检验储存单元的运作是否正常，并将出现问题的储存单元的输出设定在一固定的逻辑电位上，再对不同逻辑电位设定值使用不同的逻辑运算。藉此只要简单电路架构就能侦测每一驱动级中最容易产生问题的储存单元的正确性，并在储存单元出现问题时，不会受到储存单元的问题是输出固定为0或输出固定为1的影响，而能保持其该有的输出值，因此能以较简易电路来同时避免移位缓存器中可能出现的输出固定为0与输出固定为1的两种情况，从而非常适于实用。
-
公开(公告)号：CN1540605A
公开(公告)日：2004-10-27
申请号：CN03122319.2
申请日：2003-04-25
Applicant: 友达光电股份有限公司
Abstract: 一种显示驱动电路，具有多个驱动级与驱动线。其中，这些驱动级以串行方式相电性耦接，且每一个驱动级各包含一个导电通路，以通过将前一个驱动级的电力信号传递至下一个驱动级。每一个驱动线则分别对应至一个驱动级，且每一个驱动线皆电性耦接至相对应的驱动级的输出端。此显示驱动电路的特征在于，只在一部分驱动级内的每一个驱动级中分别安装一个冗余装置，此冗余装置可在相对应的驱动级中的导电通路断路时，提供自前一个驱动级将电力信号传递至下一个驱动级的导电路径。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.029 seconds)
