薄膜晶体管的双栅极布局结构

    公开(公告)号:CN100468749C

    公开(公告)日:2009-03-11

    申请号:CN200710006548.7

    申请日:2003-04-09

    Abstract: 一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构,至少包含一呈蛇形或是L形的多晶硅层,其包含有一n+重掺杂源极区、一第一n-轻掺杂区、一第一栅极沟道、一第二n-轻掺杂区、一第二栅极沟道、一第三n-轻掺杂区、及一n+重掺杂漏极区形成于其中,此外,源极区藉由一接触窗连接至一资料线,而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向,在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极,其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此,本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向,而使沿扫描线方向可以容纳更多像素,而提高分辨率。

    薄膜晶体管的双栅极布局结构

    公开(公告)号:CN1536681A

    公开(公告)日:2004-10-13

    申请号:CN03109443.0

    申请日:2003-04-09

    Abstract: 一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构,至少包含一呈蛇形或是L型的多晶硅层,其包含有一n+重掺杂源极区、一第一n-轻掺杂区、一第一栅极通道、一第二n-轻掺杂区、一第二栅极通道、一第三n-轻掺杂区、及一n+重掺杂漏极区形成于其中,此外,源极区藉由一接触窗连接至一资料线,而且第一栅极通道与第二栅极通道的长度方向至少其一是沿着资料线方向,在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极,其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极通道与第二栅极通道的上方。因此,本发明的晶体管布局结构可以使沿扫描线方向的部分栅极通道负担转移至沿资料线方向,而使沿扫描线方向可以容纳更多像素,而提高分辨率。

    显示面板
    4.
    发明公开

    公开(公告)号:CN106297680A

    公开(公告)日:2017-01-04

    申请号:CN201510242121.1

    申请日:2015-05-13

    Abstract: 本公开提供一种显示面板。该一种显示面板包括:一栅极驱动器,用于输出多个扫描信号;一像素矩阵,形成于一阵列基板上,与该栅极驱动器电连接,包括多行阻抗不完全相同的扫描线,分别接收该扫描信号;以及多个输出缓冲器,分别电连接于该栅极驱动器及每一该扫描线之间,其中每一该输出缓冲器的驱动能力和其所连接的该扫描线的阻抗正相关。本公开可以使显示装置的显示均匀性更好。

    薄膜晶体管的双栅极布局结构

    公开(公告)号:CN101013706A

    公开(公告)日:2007-08-08

    申请号:CN200710006548.7

    申请日:2003-04-09

    Abstract: 一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构,至少包含一呈蛇形或是L形的多晶硅层,其包含有一n+重掺杂源极区、一第一n-轻掺杂区、一第一栅极沟道、一第二n-轻掺杂区、一第二栅极沟道、一第三n-轻掺杂区、及一n+重掺杂漏极区形成于其中,此外,源极区藉由一接触窗连接至一资料线,而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向,在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极,其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此,本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向,而使沿扫描线方向可以容纳更多像素,而提高分辨率。

    薄膜晶体管的双栅极布局结构

    公开(公告)号:CN1328796C

    公开(公告)日:2007-07-25

    申请号:CN03109443.0

    申请日:2003-04-09

    Abstract: 一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构,至少包含一呈蛇形或是L形的多晶硅层,其包含有一n+重掺杂源极区、一第一n-轻掺杂区、一第一栅极沟道、一第二n-轻掺杂区、一第二栅极沟道、一第三n-轻掺杂区、及一n+重掺杂漏极区形成于其中,此外,源极区藉由一接触窗连接至一资料线,而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向,在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极,其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此,本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向,而使沿扫描线方向可以容纳更多像素,而提高分辨率。

    像素结构与其制造方法
    7.
    发明公开

    公开(公告)号:CN1710469A

    公开(公告)日:2005-12-21

    申请号:CN200510082152.1

    申请日:2005-07-04

    Abstract: 一种像素结构,包括形成于基板上的薄膜晶体管与储存电容,薄膜晶体管具有栅极电极以及有源层,有源层至少包括源极区以及漏极区,且源极区以及漏极区掺杂第一掺杂物;以及储存电容,形成于基板上,储存电容具有下电极以及上电极,下电极掺杂第二掺杂物,第一掺杂物以及第二掺杂物为相异型,且源极区以及漏极区与下电极不相连。

    像素结构与其制造方法
    9.
    发明授权

    公开(公告)号:CN100353248C

    公开(公告)日:2007-12-05

    申请号:CN200510082152.1

    申请日:2005-07-04

    Abstract: 一种像素结构,包括形成于基板上的薄膜晶体管与储存电容,薄膜晶体管具有栅极电极以及有源层,有源层至少包括源极区以及漏极区,且源极区以及漏极区掺杂第一掺杂物;以及储存电容,形成于基板上,储存电容具有下电极以及上电极,下电极掺杂第二掺杂物,第一掺杂物以及第二掺杂物为相异型,且源极区以及漏极区与下电极不相连。

Patent Agency Ranking