一种可控的Chiplet串行测试电路

    公开(公告)号:CN114578217B

    公开(公告)日:2022-08-09

    申请号:CN202210485039.1

    申请日:2022-05-06

    Abstract: 本发明公开一种可控的Chiplet串行测试电路,属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块,主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成,通过主控测试模块生成测试控制信号,从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时,测试控制信号输入至时钟控制模块,得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号,实现对芯粒测试选择以及最终测试输出,保证各芯粒测试的有效性及独立性。

    一种可控的Chiplet串行测试电路

    公开(公告)号:CN114578217A

    公开(公告)日:2022-06-03

    申请号:CN202210485039.1

    申请日:2022-05-06

    Abstract: 本发明公开一种可控的Chiplet串行测试电路,属于半导体器件在制造或处理过程中的测试或测量的技术领域。该测试电路包括主控测试模块、从控测试模块、时钟控制模块、输出模块,主控测试模块由测试访问端口模块、段插入位模块、测试数据寄存器模块组成,通过主控测试模块生成测试控制信号,从控测试模块接收到测试控制信号后分别控制从控芯粒的测试输入信号。同时,测试控制信号输入至时钟控制模块,得到从控芯粒的时钟信号。测试输出模块的输出信号由测试控制信号确定。该测试电路利用外部测试端口直接控制多芯粒集成电路的内部测试信号,实现对芯粒测试选择以及最终测试输出,保证各芯粒测试的有效性及独立性。

    一种应用于高速模数转换器的高速比较器

    公开(公告)号:CN113872574A

    公开(公告)日:2021-12-31

    申请号:CN202111167785.8

    申请日:2021-09-29

    Abstract: 一种应用于高速模数转换器的高速比较器,包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路,复位电路三个部分构成。前置放大电路将差分输入信号放大,输入缓冲再生电路部分利用锁存器实现再生的目的,复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连,建立外部充电路径,形成负电容与再生电路中的寄生电容抵消,从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术,消除了寄生电容对高速比较器的速度的限制,能够有效提高比较器的速度。

    一种全环绕多通道漂移区横向功率器件及其制造方法

    公开(公告)号:CN113871489A

    公开(公告)日:2021-12-31

    申请号:CN202111458096.2

    申请日:2021-12-02

    Abstract: 本发明公开了一种全环绕多通道漂移区横向功率器件及其制造方法,包括从下至上依次叠设的半导体衬底、埋层和有源区;有源区包括半导体漂移区、P型半导体区和N型半导体区;半导体漂移区包括介质层和内置在介质层中的若干个半导体通道。本发明通过在半导体通道四周填充高介电常数介质材料,形成全环绕多通道漂移区结构。全环绕介质从四个方向对漂移区中的半导体通道进行调制,使漂移区电势分布更加均匀、有效提升漂移区横向电场、器件纵向电场和器件击穿电压;多通道结构进一步增加高介电常数介质的调制面积,同时高介电常数介质有助于提高漂移区掺杂浓度,降低导通电阻;本发明不仅适用于硅基功率器件,也适用于宽禁带半导体功率器件。

    一种高K围栅场介质纵向双扩散功率器件

    公开(公告)号:CN112768530A

    公开(公告)日:2021-05-07

    申请号:CN202110147386.9

    申请日:2021-02-03

    Abstract: 本发明公开了一种高K围栅场介质纵向双扩散功率器件,包括半导体漂移区、设置在半导体漂移区上方的半导体阱区、以及设置在半导体漂移区下方的半导体漏区;还包括高K围场介质,将高K围场介质上部刻蚀形成高K围栅介质;所述半导体阱区上方设置有半导体体接触区和半导体源区。本发明在开态时,高K围栅介质降低了器件的阈值电压、沟道电阻以及栅极泄漏电流,增加了器件的跨导和输出电流;栅端金属电极、高K围栅场介质和半导体漂移区构成了MIS电容,在开态时,在漂移区与高K围栅场介质界面处产生电子积累层,降低器件的比导通电阻;在关态时,高K围栅场介质对漂移区有辅助耗尽作用,能够使漂移区具有更高的掺杂浓度,降低器件的比导通电阻。

    一种基于样本数据的半导体器件仿真结果置信度分析方法

    公开(公告)号:CN115062549B

    公开(公告)日:2025-05-13

    申请号:CN202210825760.0

    申请日:2022-07-14

    Abstract: 本发明是一种基于样本数据的半导体器件仿真结果置信度分析方法,包括如下步骤:步骤1:根据实际样本空间数据来源,分别设置所述实际样本空间数据的置信度权重;步骤2:根据待仿真的器件结构参数,设置邻域半径;步骤3:根据相似性函数将邻域半径内空间点的结构参数与仿真样本结构参数代入所述相似性函数,计算得到邻域半径内空间点的结构参数与仿真样本结构参数之间的相似性;步骤4:根据相似性计算结果,计算获取邻域样本空间相对于仿真样本的置信度。本发明将样本数据的置信度引入置信度公式,有效提高了置信度评估的精度,通过控制邻域的数值,不仅可考虑小范围邻域空间,也可考虑整体数据区间,能有效指导设计进程。

    一种双沟道超结碳化硅MOSFET
    48.
    发明公开

    公开(公告)号:CN119855213A

    公开(公告)日:2025-04-18

    申请号:CN202510329586.4

    申请日:2025-03-20

    Abstract: 本发明公开了一种双沟道超结碳化硅MOSFET,包括A型衬底、A型外延层、B型第二阱区、第一沟槽、第二沟槽、漏极金属、栅极金属、源极金属和肖特基金属;A与B的导电类型不同;A型外延层内设有超结区和两个B型第一阱区;超结区包括A型柱状条和两个B型柱状条;两个B型第一阱区设在两个B型柱状条顶部;第一沟槽和第二沟槽设在B型第二阱区两侧;肖特基金属设在第二沟槽底部;栅极金属悬浮在绝缘介质内,位于栅极金属下方的B型第一阱区顶部形成有第一导电沟道,邻近栅极金属的B型第二阱区侧壁形成有第二导电沟道。本发明能在保证高击穿电压和低比导通电阻的同时,还拥有优异的动态性能,并且有着较强的续流能力与较高的可靠性。

Patent Agency Ranking