具有背景失配校准的噪声整形SAR ADC

    公开(公告)号:CN114124100B

    公开(公告)日:2024-03-22

    申请号:CN202111457615.3

    申请日:2021-12-01

    Abstract: 本发明提供了一种具有背景失配校准的噪声整形SAR ADC,属于集成电路技术领域。本发明所采用的SAR ADC架构类似于通用SAR ADC,结构包括采样和保持(S/H)模块、二进制加权电容式DAC(CDAC)、SAR逻辑块、比较器和数字加法器;所呈现的拓扑与通用SAR ADC的不同之处在于,它嵌入了两个附加模块:噪声整形和DAC校准模块。偶尔激活的校准模块能够通过使用一组子DAC的机制执行DAC失配校准;在典型的SAR转换中通常被丢弃的残差信息Vresidue则被NS块重新使用,从而可以改变带内比较器噪声和量化噪声。本发明将NS‑SAR与新的背景校准相结合,同时结合了ΣΔ和SAR架构的优点,实现了高精度低功耗架构,并且克服了比较器噪声和DAC失配误差对电路的限制。

    具有背景失配校准的噪声整形SAR ADC

    公开(公告)号:CN114124100A

    公开(公告)日:2022-03-01

    申请号:CN202111457615.3

    申请日:2021-12-01

    Abstract: 本发明提供了一种具有背景失配校准的噪声整形SAR ADC,属于集成电路技术领域。本发明所采用的SAR ADC架构类似于通用SAR ADC,结构包括采样和保持(S/H)模块、二进制加权电容式DAC(CDAC)、SAR逻辑块、比较器和数字加法器;所呈现的拓扑与通用SAR ADC的不同之处在于,它嵌入了两个附加模块:噪声整形和DAC校准模块。偶尔激活的校准模块能够通过使用一组子DAC的机制执行DAC失配校准;在典型的SAR转换中通常被丢弃的残差信息Vresidue则被NS块重新使用,从而可以改变带内比较器噪声和量化噪声。本发明将NS‑SAR与新的背景校准相结合,同时结合了ΣΔ和SAR架构的优点,实现了高精度低功耗架构,并且克服了比较器噪声和DAC失配误差对电路的限制。

    一种应用于高速模数转换器的高速比较器

    公开(公告)号:CN113872574A

    公开(公告)日:2021-12-31

    申请号:CN202111167785.8

    申请日:2021-09-29

    Abstract: 一种应用于高速模数转换器的高速比较器,包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路,复位电路三个部分构成。前置放大电路将差分输入信号放大,输入缓冲再生电路部分利用锁存器实现再生的目的,复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连,建立外部充电路径,形成负电容与再生电路中的寄生电容抵消,从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术,消除了寄生电容对高速比较器的速度的限制,能够有效提高比较器的速度。

Patent Agency Ranking