-
公开(公告)号：CN102709306B
公开(公告)日：2015-02-11
申请号：CN201210195545.3
申请日：2012-06-13
Applicant: 北京大学
Abstract: 本发明涉及半导体制造技术领域，公开了一种基于忆阻器和晶体管的存储器，包括串联的高迁移率晶体管和忆阻器，所述高迁移率晶体管是以锗或者III-V族材料作为衬底和沟道材料的MOS晶体管。本发明还提供了一种利用该存储器实现多阻态的方法。本发明通过高迁移率MOS晶体管和忆阻器串联方式，解决了常规MOS晶体管的驱动电流与多阻态存储器开态电流不匹配的问题，同时，利用高迁移率MOS晶体管的大驱动电流能力优势可以获得不同的器件阻态，从而增加数据存储密度，获得较快的存储器件工作速度。
-
公开(公告)号：CN103022350B
公开(公告)日：2015-01-07
申请号：CN201210587167.3
申请日：2012-12-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻器件，包括衬底层，所述衬底层之上有多层隔离层，每两层隔离层之间包括一层忆阻单元，忆阻单元包括两层可动离子阻挡层和中间的平面电极层；还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。本发明并提供了制备该忆阻器件的制备方法。本发明提出的垂直结构的忆阻器件，简化了三维忆阻器件的工艺，同时采用可动金属离子阻挡层技术，有效解决可动离子污染问题。
-
公开(公告)号：CN104091692A
公开(公告)日：2014-10-08
申请号：CN201410241013.8
申请日：2014-05-30
Applicant: 上海北京大学微电子研究院
CPC classification number: Y02E10/542 , Y02P70/521
Abstract: 本发明公开了一种高转化效率的太阳能电池结构与制备方法，所述高转化效率的太阳能电池包括：染料敏化电区域、钙钛矿电池区域和透明导电氧化物层(6)；所述染料敏化电区域和钙钛矿电池区域通过所述透明导电氧化物层(6)连接。所述高转化效率的太阳能电池提高了染料敏化区域中光电转换效率的同时，实现了制备过程溶胶凝胶化，降低了制造成本，简化了制备过程，利于大面积制造。
-
-
公开(公告)号：CN103515236A
公开(公告)日：2014-01-15
申请号：CN201210213660.9
申请日：2012-06-25
Applicant: 北京大学
IPC: H01L21/336
CPC classification number: H01L29/7869 , H01L21/02521 , H01L21/02631 , H01L29/227
Abstract: 本发明公开了一种在柔性衬底上的薄膜晶体管的制备方法。本发明在柔性塑料的衬底上制备薄膜晶体管，采用掺铝的氧化锌半导体材料作为透明半导体导电的沟道层，在制备过程中采用独特工艺加入适量的氧气使掺铝的氧化锌呈现出半导体特性，并且显示出高迁移特性，有效的提高了薄膜晶体管的性能。同时，氧化锌铝薄膜是环保材料，工艺简单，具有广泛的应用前景。而且，本发明采用同时制备绝缘栅介质层和半导体沟道层的制备方法，简化了制备工艺，并且有效的改进了柔性衬底上薄膜之间的界面态，提高了器件性能，同时降低了制作成本低，适用于大规模生产。
-
Patent Agency Ranking
公开(公告)号：CN102437059B
公开(公告)日：2013-12-25
申请号：CN201110401730.9
申请日：2011-12-06
Applicant: 北京大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种顶栅自对准氧化锌薄膜晶体管的制备方法。本发明的方法仅需要3块掩膜版，利用三次光刻制备出氧化锌薄膜晶体管；采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离，然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区。本发明由于实现栅介质层和栅电极的自对准，从而有效地减小寄生电容、寄生电阻，提高栅控能力，对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果，同时大大的降低了工艺难度，节约制造成本，提高成品率。
-
公开(公告)号：CN102709316A
公开(公告)日：2012-10-03
申请号：CN201210175109.X
申请日：2012-05-30
Applicant: 北京大学
IPC: H01L29/423 , H01L29/10 , H01L29/786 , H01L21/28 , H01L21/336
Abstract: 本发明公开了一种3D氧化物半导体薄膜晶体管及其制备方法。本发明的薄膜晶体管采用下层有源区、下层栅介质、栅电极的连续生长，以及上层栅介质、上层有源区的连续生长，能够极大减少有源层与栅介质的界面缺陷态，因而能极大地提高薄膜晶体管TFT的驱动能力。而且由于同一个栅电极能够同时控制两层有源区，进一步提高了TFT的驱动能力。使用本方法制备的薄膜晶体管具有较高开关比、较高开态电流、较陡的亚阈斜率等优良特性。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。进一步，如果控制上层和下层有源区的阈值电压不同，又能将多阈值技术集成到同一个TFT管子中，而这有望在像素驱动单元电路中得到广泛的应用。
-
公开(公告)号：CN102522337A
公开(公告)日：2012-06-27
申请号：CN201110423372.1
申请日：2011-12-16
Applicant: 北京大学
IPC: H01L21/336
Abstract: 本发明公开了一种顶栅氧化锌薄膜晶体管的制备方法，属于半导体行业、平板显示领域。本发明在顶栅氧化锌薄膜晶体管的制备过程中，将沟道区、栅介质层和栅电极层一起剥离，工艺步骤简单，且沟道层、栅绝缘介质层和栅电极层这三层是在真空条件下连续生长的，节约制造成本，且减小了空气、灰尘等外界杂质对各层薄膜的污染，有效提高氧化锌薄膜晶体管器件的性能。
-
公开(公告)号：CN102130014A
公开(公告)日：2011-07-20
申请号：CN201110001128.6
申请日：2011-01-05
Applicant: 北京大学深圳研究生院
IPC: H01L21/336 , H01L21/20 , H01L21/8238
CPC classification number: H01L21/02488 , H01L21/02592 , H01L29/66795
Abstract: 本发明公开了一种FinFET晶体管制作方法，包括：在衬底上生成一介质条，以介质条为掩膜进行离子注入使其在衬底表面形成非晶层；在衬底上生成覆盖介质条的非晶半导体层，并将其进行热退火处理再结晶成单晶半导体层；对预设计为源漏区域的介质条的两端做相应的处理形成源漏区；在介质条不与源漏区域接触的两侧形成再结晶的半导体侧墙，去除侧墙之间的介质条，形成Fin体；在衬底和Fin体上生成牺牲层，并在Fin体的两侧形成保护侧墙，然后将其进行氧化处理，使Fin体与衬底隔离；去除保护侧墙和牺牲层，形成栅介质层和栅电极。利用该方法制造出的Fin体厚度可根据实际需要控制，尤其适合于对Fin体尺寸要求较高的晶体管的制作。
-
公开(公告)号：CN119650508A
公开(公告)日：2025-03-18
申请号：CN202311210904.2
申请日：2023-09-18
IPC: H01L21/762 , H01L21/318 , H01L21/311
Abstract: 本申请提供了一种无缝填充氧化硅沟槽的方法，属于半导体行业、半导体工艺领域。本申请在同一个PECVD的腔室，使用氮化硅边沉积，边刻蚀，无缝填充20～100纳米宽，40～60纳米深氧化硅沟槽。本申请在原位同时进行沉积和刻蚀，可以节约时间成本，避免开腔接触空气导致界面质量降低，操作简单。另外，这种工艺方式可以解决PECVD台阶覆盖能力一般的缺点，实现小尺寸沟槽的无缝填充。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.021 seconds)
