-
-
公开(公告)号:CN102832233A
公开(公告)日:2012-12-19
申请号:CN201210316646.1
申请日:2012-08-30
Applicant: 北京大学
Abstract: 本发明涉及集成电路的静电放电保护技术领域,公开了一种SCR型LDMOS ESD器件。本发明的SCR型LDMOS ESD器件的N阱区设有P+掺杂区,使得在SCR型LDMOS ESD器件的背向形成寄生的SCR晶体管。当ESD冲击发生时,寄生的SCR晶体管作为主要静电放电器件,使得SCR型LDMOS ESD器件的单位面积静电放电电流增大,从而获得高的ESD保护水平。另外,本发明的SCR型LDMOSESD器件的触发电压由LDMOS晶体管的漂移区长度决定,实现了触发电压可调节。
-
公开(公告)号:CN102831921A
公开(公告)日:2012-12-19
申请号:CN201210306027.4
申请日:2012-08-24
Applicant: 北京大学
IPC: G11C7/06
Abstract: 本发明公开了一种Flash灵敏放大器,涉及集成电路技术领域。该放大器包括:参考电压发生电路,生成参考电压信号,并将所述参考电压信号发送至电流放大电路;电流放大电路,与参考电压发生电路相连,根据参考电压,放大流经Flash的存储单元阵列中的存储单元以及参考单元阵列中的参考单元的电流;比较器,分别与存储单元阵列位线以及参考单元阵列位线相连,放大所述存储单元阵列位线以及参考单元阵列位线上的电压信号;参考单元阵列位线,连接参考单元阵列以及所述电流放大电路;预充电电路,与存储单元阵列位线相连,对存储单元阵列位线上的电容负载进行预充电。本发明的Flash灵敏放大器的速度更快。
-
-
公开(公告)号:CN102760486A
公开(公告)日:2012-10-31
申请号:CN201210254347.X
申请日:2012-07-20
Applicant: 北京大学
IPC: G11C11/413
Abstract: 本发明公开了一种SRAM存储单元,涉及计算机存储技术领域,包括:单元选中电路及与所述单元选中模块连接的存储电路,还包括:与所述存储电路连接的下拉电路,所述下拉电路用于将所述存储电路中的数据读出。本发明还公开了一种由上述SRAM存储单元组成的存储阵列。本发明通过在SRAM存储单元中设置单独的下拉电路,通过该电路将SRAM存储单元的数据读出来,因此,在读操作时不再需要使用较高电平,即不需要为该单元提供不同的内部电源电压,这会很大程度上降低了SRAM电路设计的复杂度。
-
公开(公告)号:CN102751992A
公开(公告)日:2012-10-24
申请号:CN201210254339.5
申请日:2012-07-20
Applicant: 北京大学
IPC: H03M1/66
Abstract: 本发明涉及动态元素匹配编码技术领域,公开了一种动态元素匹配编码方法,包括以下步骤:S1、输入数字信号;S2、将所述数字信号分为两部分L和R,设置指向所述数字信号中各元素的指针,并利用所设置的指针分别对L和R进行动态元素匹配编码,输出对应于L的M1个元素C1到CM1以及对应于R的M-M2+1个元素CM2到CM,其中M、M1、M2均为正整数,且M1是对M/2进行截尾取整得到的数。本发明能够在将失配引起的失真转换为噪声的同时,减小每个采样周期的开关跳变数。
-
公开(公告)号:CN102082561B
公开(公告)日:2012-10-10
申请号:CN201110050897.5
申请日:2011-03-03
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明公开了一种SOI时钟双边沿静态D触发器,包括:上通道和下通道两条数据通道,所述上通道包括N型MOS管TN1、TN2,反相器INV1、INV2、INV3以及CMOS传输门TG1;所述下通道包括N型MOS管TN3、TN4,反相器INV2、INV3、INV4以及CMOS传输门TG2。本发明提出了一种基于SOI的时钟双边沿静态D触发器。实验数据显示,和体硅工艺实现的CMOS器件相比,SOI工艺实现的电路可以减小功耗达81.25%。与现有的三种触发器相比,能节省功耗达71.58%。而且相较于单边沿触发器,在同样的时钟频率下能够使得输入处理速率加快一倍。
-
公开(公告)号:CN102420587A
公开(公告)日:2012-04-18
申请号:CN201110457470.7
申请日:2011-12-30
Applicant: 北京大学
IPC: H03K3/012
Abstract: 本发明公开了一种脉冲型D触发器,包括:预充电路、求值电路、脉冲信号控制管、锁存电路,所述预充电路包括:分别连接所述求值电路的第一PMOS管和第二PMOS管,所述第一PMOS管和第二PMOS管的栅极用于接脉冲信号,非栅极的一端均用于接电源信号,其特征在于,还包括第三PMOS管和第四PMOS管的栅极用于分别连接输入信号或输入信息号的非,所述第三PMOS管非栅极的一端与所述第一PMOS管中连接到求值电路的一端连接,所述第四PMOS管非栅极的一端与所述第二PMOS管中连接到求值电路的一端连接,所述第三PMOS管和第四PMOS管非栅极的另一端均用于接电源信号。本发明的脉冲型D触发器相对于传统的D触发器提高了工作速度,降低了功耗,同时增强了电路工作的稳定性。
-
公开(公告)号:CN102420003A
公开(公告)日:2012-04-18
申请号:CN201110372106.0
申请日:2011-11-21
Applicant: 北京大学
IPC: G11C7/06
Abstract: 本发明公开了一种电流镜型WTA灵敏放大器,涉及集成电路中的放大器技术领域,包括用于探测位线上的电流差的电流传输电路、以及用于将所测电流差放大为电压信号的反馈放大回路,还包括:电流镜反馈电路,用于通过增大所述电流差使所述电压信号进一步放大。本发明所述电流镜型WTA灵敏放大器通过采用电流镜结构引入额外的反馈机制,与现有的WTA灵敏放大器相比,其在没有影响电路功耗延迟积的情况下,提高了电路的工作速度。
-
公开(公告)号:CN102263104A
公开(公告)日:2011-11-30
申请号:CN201110162466.8
申请日:2011-06-16
Applicant: 北京大学
IPC: H01L27/02 , H01L29/78 , H01L29/423
Abstract: 本发明涉及半导体集成芯片的静电放电保护电路技术领域,特别涉及一种MOS结构的ESD保护器件,包括:栅极(2)、衬底、衬底极(4),梳齿状的源极(3)和漏极(1),所述栅极(2)、源极(3)和漏极(1)均设置于所述衬底上表面,所述源极(3)和漏极(1)相配合,所述栅极(2)呈锯齿状,且设置于所述源极(3)和漏极(1)之间。本发明通过设置锯齿状的栅极,使得整个器件相当于一个宽度很长的MOS管,提高了泄放能力。
-
-
-
-
-
-
-
-
-