-
公开(公告)号：CN113660052A
公开(公告)日：2021-11-16
申请号：CN202111227438.X
申请日：2021-10-21
Applicant: 之江实验室
Abstract: 本发明涉及以太网时钟同步技术领域，特别是涉及一种基于内生安全机制的精密时钟同步装置和方法，该装置采用纯硬件逻辑，包括主时钟和从时钟，主时钟与从时钟之间同步报文的交互在物理上使用同一个通道，即同步报文传输通道，主时钟包括：主时钟同步模块、加密发送模块，从时钟包括：从时钟同步模块、解密接收模块，所述加密发送模块接收主时钟同步模块发送的带有时间戳的同步报文，对该报文进行加密标识处理，后通过同步报文传输通道发送给解密接收模块进行解密裁决处理，后输出至从时钟同步模块计算时钟同步偏差和进行同步反馈，完成时钟同步。本发明能有效解决时钟同步系统中存在的安全隐患，提高时间敏感系统中时钟同步的安全性。
-
公开(公告)号：CN117577598B
公开(公告)日：2024-05-14
申请号：CN202311617776.3
申请日：2023-11-30
Applicant: 之江实验室
IPC: H01L23/32 , H01L23/473
Abstract: 本发明公开了一种基于晶上处理器的装卸装置，利用基座上的通孔，使得第二支撑装置的支撑杆较为容易的与晶上处理器的支持区域相贴合，在晶上处理器安装在基座的凹槽内时，通过控制升降装置垂直方向和水平方向的精密移动，避免了晶上处理器的边沿与基座凹槽内壁产生摩擦或应力导致晶上处理器的破碎；将晶上处理器从基座的凹槽内拆卸过程中，由于晶上处理器下表面的支撑区域下方为通孔，从而减小了基座与晶上处理器间真空区域的面积，在拆卸过程中利用支撑杆使晶上处理器受到多点均匀的支撑力，进而克服导热硅脂的粘性和晶上处理器下表面与基座的真空吸附力，使得晶上处理器完整的从基座的凹槽内分离。本发明还公开了基于晶上处理器的装卸方法。
-
公开(公告)号：CN117577598A
公开(公告)日：2024-02-20
申请号：CN202311617776.3
申请日：2023-11-30
Applicant: 之江实验室
IPC: H01L23/32 , H01L23/473
Abstract: 本发明公开了一种基于晶上处理器的装卸装置，利用基座上的通孔，使得第二支撑装置的支撑杆较为容易的与晶上处理器的支持区域相贴合，在晶上处理器安装在基座的凹槽内时，通过控制升降装置垂直方向和水平方向的精密移动，避免了晶上处理器的边沿与基座凹槽内壁产生摩擦或应力导致晶上处理器的破碎；将晶上处理器从基座的凹槽内拆卸过程中，由于晶上处理器下表面的支撑区域下方为通孔，从而减小了基座与晶上处理器间真空区域的面积，在拆卸过程中利用支撑杆使晶上处理器受到多点均匀的支撑力，进而克服导热硅脂的粘性和晶上处理器下表面与基座的真空吸附力，使得晶上处理器完整的从基座的凹槽内分离。本发明还公开了基于晶上处理器的装卸方法。
-
公开(公告)号：CN117234310A
公开(公告)日：2023-12-15
申请号：CN202311508903.6
申请日：2023-11-14
Applicant: 之江实验室
Abstract: 本发明公开了一种针对晶上处理器的辅助系统，该系统主要由水冷结构件基座、晶圆连接器、高速供电底板、晶上系统管理单元、加强筋和晶上供电子系统组成。其中高速供电底板上采用中心安装供电阵列、四边安装对外高速互连接口阵列、四个角落安装区域管理单元的布局，晶上供电子系统采用3D堆叠垂直供电架构，其供电单元阵列中内含多层水冷散热结构件。本发明可提升晶上系统的计算密度、功率密度和对外通信带宽，降低供电子系统的配电损耗，增强供电子系统的散热密度和安装维护的便捷性。
-
Patent Agency Ranking
公开(公告)号：CN116049088A
公开(公告)日：2023-05-02
申请号：CN202310322677.6
申请日：2023-03-30
Applicant: 之江实验室
IPC: G06F15/173 , H04L12/40 , H04L41/0803 , H04L41/08 , H04L69/22
Abstract: 本发明公开了一种晶上系统配置管理的总线协议电路拓扑及方法、装置，该方法包含协议报文格式、在晶上系统中的电路拓扑结构、协议的主从控制器电路逻辑功能。所述协议报文可以将配置信息通过目标芯粒附近的芯粒经由芯粒间通信总线进行配置，实现冗余配置。所述晶上系统的电路拓扑结构中，每个光罩范围内的所有处理器芯粒共享一条自定义总线，系统中不同光罩拥有各自独立的总线通道，实现了全局并行、局部串行的配置模式。本发明可节省晶上系统中硅基板与承载外围配套电路的PCB板间的互连密度、提升系统配置速度和效率、提升系统配置的稳定性和可靠性、实现配置通路的冗余。
-
公开(公告)号：CN115237036B
公开(公告)日：2023-01-10
申请号：CN202211155809.2
申请日：2022-09-22
Applicant: 之江实验室
IPC: G05B19/042
Abstract: 本发明公开了一种针对晶圆级处理器系统的全数字化管理装置，使用可编程逻辑器件实现了对晶圆处理器系统主要功能单元的精细化控制，利用可编程逻辑器件多引脚和并行处理的优势，为每个单元提供独立的主控制器和物理通道，实现了高效率、高实时管理和故障隔离，使所有带有总线协议的被管理功能单元的从机地址实现了归一化。拓扑上，使用多个可编程逻辑器件组成一主多从的结构，主机与从机之间通过全双工高速接口连接，实现了管理IO引脚的扩展。将主控单元与从扩展单元安装在供电系统的不同层，有效利用了晶圆处理器供电板的空间，使由可编程逻辑器件组成的管理装置不影响系统的整体尺寸、供电密度和配电损耗。
-
公开(公告)号：CN115237822B
公开(公告)日：2022-12-30
申请号：CN202211155810.5
申请日：2022-09-22
Applicant: 之江实验室
IPC: G06F12/02 , H04L61/5038 , H04L69/08 , H04L41/0823
Abstract: 本发明公开了一种针对晶圆级处理器IIC配置接口的地址优化装置，包括硅基板中的IIC控制模块和晶圆处理器供电板中的协议转换单元，所述硅基板中的IIC控制模块使用硅基板内的晶体管实现，包含冗余模块，所述供电板中的协议转换单元为CPLD或FPGA器件，其内部包含对外接口控制器、协议转换模块、IIC主控制器、通道切换MUX等模块，本发明针对晶圆处理器中大量以IIC为配置接口的Die处理器，将晶圆处理器系统中的所有Die处理器的IIC配置接口地址归一化，并将IIC时钟和数据线进行精简，大幅度减少晶圆处理器与供电系统之间的连接通道数量，从而完成了通道隔离，降低了连接通道的密度，提升了系统可靠性。
-
公开(公告)号：CN115003025A
公开(公告)日：2022-09-02
申请号：CN202210838419.9
申请日：2022-07-18
Applicant: 之江实验室
IPC: H05K1/18 , H05K1/02 , H05K1/11 , H01L23/367 , H01L23/473 , H01L21/768
Abstract: 本发明公开了一种可拆卸式晶上系统与PCB板的互连结构及制造方法，包括底部结构件，顶部结构件，底部凹槽，晶上系统，下顶部凹槽，上顶部凹槽，PCB组装件，所述上顶部凹槽的顶表面均布设置有若干连接块，所述连接块的底端中心固定设置有凸台，所述凸台与所述PCB组装件契合连接，所述PCB组装件通过连接件贯穿所述PCB组装件并延伸至所述连接块内与所述顶部结构件连接，所述下顶部凹槽内设置有柔性连接组件，柔性连接组件的下表面连接所述晶上系统，柔性连接组件的上表面连接所述PCB组装件。本发明解决可拆卸式晶上系统与PCB板互通互连的关键技术难题，尤其能解决因PCB板与晶上系统的拆卸维修问题，从而为晶上系统与传统PCB板混合集成提供可靠的技术保障。
-
公开(公告)号：CN114630494B
公开(公告)日：2022-08-09
申请号：CN202210511528.X
申请日：2022-05-12
Applicant: 之江实验室
IPC: H05K1/18 , H05K3/32 , H01L23/473 , H01L23/373 , H01L23/367 , H01L23/16
Abstract: 本发明公开了晶圆集成系统与顶部PCB板的互连结构及其制造方法，包括金属结构件，所述金属结构件内设置有凹槽，所述凹槽内设置有晶圆集成系统，所述晶圆集成系统的下表面与所述凹槽的上表面还设置有导热材料，所述金属结构件的顶端连接有刚性板，所述刚性板上连接有PCB板，所述PCB板上连接有电源模块和I/O模块，所述刚性板中设置有电气连接装置，所述电气连接装置的下表面连接所述晶圆集成系统，所述电气连接装置的上表面连接所述PCB板。本发明解决晶圆集成系统与传统PCB集成系统互通互连的关键技术难题，尤其能解决因PCB板翘曲引起的互连失效问题，从而为晶圆集成系统与传统印制电路集成系统混合集成提供可靠的技术保障。
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.025 seconds)
