-
公开(公告)号：CN119576850A
公开(公告)日：2025-03-07
申请号：CN202411499844.5
申请日：2024-10-25
Applicant: 中国计量大学
Abstract: 本发明提出的一种带有硬同步功能的FPGA加速卡，包含FPGA芯片，用于处理来自通用处理器系统下发的计算任务，FPGA芯片拥有存储模块和电源模块，对外接口包括PCIE接口、QSFP光接口、SMA接口和RS422接口。PCIE接口和QSFP光接口分别与FPGA模块的高速端口高速互联。存储模块、SMA接口以及RS422接口皆连接到FPGA的通用I/O管脚。本发明能接收来自外部设备的同步信号，再通过PCIE接口向通用处理器系统端发送PCIE消息中断，用于通用处理器系统和加速卡外部设备间的同步时基建立。用PCIE的消息中断作为强实时同步方式，能够实现对外部设备的精确控制。同时本发明的PCIE模块和QSFP光接口能够实现高速数据传输，结合FPGA的高密度并行计算，构成了一个支持强实时处理的加速卡。
-
公开(公告)号：CN118170980A
公开(公告)日：2024-06-11
申请号：CN202410335300.9
申请日：2024-03-22
Applicant: 中国计量大学
IPC: G06F16/9535 , G06F16/9538 , G06F18/23213 , G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种基于节点特征卷积图自编码器的用户群体识别方法及系统，属于网络数据分析领域。具体包括：获取网络用户交互数据并构建复杂网络模型；利用基于节点特征卷积模块构建图自编码器对图邻接矩阵进行重构训练；对通过图自编码器重构过程获得的节点嵌入表示进行聚类以实现网络用户群体的准确划分。采用本发明的技术方案，有利于缓解现有基于图自编码器的群体识别方法在节点聚合过程中由于节点邻居数量分布不均匀所带来的偏差，同时可有效提高用户群体识别的准确性。
-
公开(公告)号：CN118018052A
公开(公告)日：2024-05-10
申请号：CN202410011684.9
申请日：2024-01-03
Applicant: 中国计量大学
Abstract: 本发明公开了一种多通道同步收发信装置及同步方法，主要由N个多通道信号采集发送板卡和1个频综计算板卡组成。其中，多通道信号采集发送板卡内包括时钟模块和集成式片上系统。频综计算板卡包括功分单元、时钟产生单元、合路单元、1:N缓冲单元和补偿计算单元。集成式片上系统涉及数据补偿单元、数据接收、数据生成、延时单元、多块同步单元和M个Tile块。本发明通过优化多通道同步收发信装置的设计架构，降低了同步系统的设计复杂度，减少了系统级的多通道信号同步校准所占用的资源量。
-
公开(公告)号：CN116930879A
公开(公告)日：2023-10-24
申请号：CN202310711988.1
申请日：2023-06-15
Applicant: 中国计量大学
Abstract: 本发明提供了一种基于GPU加速的旁瓣对消计算方法，其步骤如下：将CPU端的数据传输到GPU端，干扰样点的获取，权值计算，干扰投影与消除，将GPU端数据传输到CPU端。本发明的加速计算方法可以显著的提高旁瓣对消计算速度，解决了现有雷达回波样本点数过多，求对消权值计算量大，CPU不堪负重的问题，对雷达信号处理技术领域具有实际应用价值。
-
公开(公告)号：CN116910673A
公开(公告)日：2023-10-20
申请号：CN202310742641.3
申请日：2023-06-21
Applicant: 中国计量大学
IPC: G06F18/2433 , G06N3/0464 , G06N3/08 , G06N3/094 , B64F5/60
Abstract: 本发明属于时间序列异常检测领域，公开了一种基于生成对抗网络和自编码器的飞机刹车系统异常检测方法。其具体步骤包括：（1）准备飞机刹车系统异常检测模型的训练数据集与测试数据集（2）将飞机刹车系统训练数据集中的正常数据输入生成对抗网络中，通过训练得到能够区分飞机刹车系统中正常数据和异常数据的鉴别器（3）将飞机刹车系统训练数据集中的正常数据、异常数据以及未标记的数据输入自编码器框架中，进一步训练编码器与解码器（4）利用基于生成对抗网络和自编码器的飞机刹车系统异常检测模型对相关数据进行异常检测，根据异常分数判断是否出现异常。
-
Patent Agency Ranking
公开(公告)号：CN115794034A
公开(公告)日：2023-03-14
申请号：CN202211275966.7
申请日：2022-10-18
Applicant: 中国计量大学 , 中国人民解放军火箭军工程大学
Abstract: 本发明提供了一种流图化重组的嵌入式架构系统的构建方法及嵌入式架构系统，开发的嵌入式软件模块分为应用层软件和中间层软件，应用软件层下的模块和中间软件层下的模块均被编译为可独立执行的进程，分别拥有自己的数据空间，放置于操作系统软件目录下。本发明将中间层软件‑应用管理模块设计为一个后台实时处理进程，可实现对于人机交互模块、描述文件模块、通信模块、设备驱动模块和运行的功能程序模块的调用；以及根据交互界面配置、描述文件来组合、调用功能程序模块下相应的子功能程序模块来实现不用功能的组合；可对指定功能程序的状态进行监控；并调用通信模块将状态信息发送给交互界面，便于仪器功能的重组和结果的观察。
-
公开(公告)号：CN110083571B
公开(公告)日：2023-02-03
申请号：CN201910240022.8
申请日：2019-03-27
Applicant: 中国计量大学上虞高等研究院有限公司
Abstract: 一种分布式实时存储装置，其组成部分包括一颗桥接片上系统（SOC）芯片和一块或者多块固态硬盘，可以作为一个实时存储设备单独使用，也可以采用多个分布式实时存储装置连接一个中心存储控制系统，构成一个分布式并行存储装置。其传输方法为：外部数据流在可编程逻辑经过三级缓存，并通过AXI接口以DMA的方式与ARM多核处理器进行通信；ARM多核处理器采用实时Linux操作系统，DMA驱动位于实时Linux操作系统的内核态，固态硬盘接口驱动位于实时Linux操作系统用户态；ARM多核处理器上的实时Linux操作系统运行了三个线程实现数据传输。本发明通过上层协议完成实时大容量高带宽数据的分布式并行存储，无需开发底层的硬盘控制程序，降低了开发难度，提高了灵活性和可扩展性。
-
公开(公告)号：CN115166640A
公开(公告)日：2022-10-11
申请号：CN202210646111.4
申请日：2022-06-08
Applicant: 中国计量大学 , 中国人民解放军火箭军工程大学
Abstract: 本发明公开一种时域Frank码信号产生方法。该方法包括步骤：Frank码相位产生以及频率控制字查找表；对四分之一周期的余弦信号进行满足使用要求点数的采样处理得到相应点数的余弦信号查找表；对Frank码字系数进行整数量化；现场可编程门阵列(FieldProgrammableGateArray‑FPGA)根据Frank码相位产生公式生成频率控制字查找表地址；直接数字式频率合成DDS根据频率控制字生成Frank码信号。本发明实现了基于现场可编程门阵列(FieldProgrammableGateArray‑FPGA)的Frank码信号的实时产生。
-
公开(公告)号：CN114527431A
公开(公告)日：2022-05-24
申请号：CN202210030004.9
申请日：2022-01-12
Applicant: 中国计量大学
Abstract: 本发明公开了一种CWD时频分析实现方法。该方法包括步骤：对输入信号进行缓存；把缓存的信号进行串并转换；对串并转换后的数据进行预处理；对预处理后的数据进行离散傅里叶变换(Discrete Fourier Transform‑DFT)得到时频分析结果。本发明实现了基于现场可编程门阵列(Field Programmable Gate Array‑FPGA)的CWD时频分析的快速计算，可以对雷达信号和其他非平稳信号进行快速的时频分析，计算精度高，并且运算时间短。
-
公开(公告)号：CN114390886A
公开(公告)日：2022-04-22
申请号：CN202111651933.3
申请日：2021-12-30
Applicant: 中国计量大学上虞高等研究院有限公司
Abstract: 本发明公开了一种微型器件转移方法及装置；具体提出了新的微型电子器件的转移方法和实现装置，该方法突破了SMT技术从上向下贴装元器件的常规，改为从下向上贴装。即将线路板贴装面朝下放置，微型器件先行放置在托盘上，SMT的机械手拾取托盘及其上器件，移动到待贴装位置的下方，举升托盘直至托盘上的器件附着在线路板上，周而复始。由于采用批处理的方式，所述方法及装置特别适合巨量微型器件如miniLED或microLED屏生产中的转移工序。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.021 seconds)
