半导体器件和包括该半导体器件的电子系统

    公开(公告)号:CN119156007A

    公开(公告)日:2024-12-17

    申请号:CN202410176675.5

    申请日:2024-02-08

    Abstract: 提供了一种半导体器件和电子系统。该半导体器件可以包括:衬底,包括单元阵列区域和连接区域;堆叠结构,包括堆叠在衬底上的导电图案;内部支撑件,在连接区域中延伸到堆叠结构中;接触插塞,延伸到堆叠结构的一部分中并且电连接到导电图案之一,并且在平面图中至少部分地围绕内部支撑件延伸;绝缘间隔物,在接触插塞和堆叠结构之间,并且至少部分地围绕接触插塞延伸;以及外部支撑件,在连接区域中与接触插塞间隔开,并且延伸到堆叠结构中。

    存储器装置及其制造方法
    45.
    发明公开

    公开(公告)号:CN118632537A

    公开(公告)日:2024-09-10

    申请号:CN202410259868.7

    申请日:2024-03-07

    Abstract: 一种存储器装置,包括:第一位线焊盘和第二位线焊盘,其在衬底上并且在第一水平方向上彼此分离;多个水平沟道区,其在第一位线焊盘和第二位线焊盘之间沿第一水平方向平行延伸,并且在多个水平沟道区的第一端部处交替地连接到第一位线焊盘和第二位线焊盘;多个共源极插塞,其连接到多个水平沟道区的与第一端部相对的第二端部;以及多个栅极插塞,其在竖直方向上延伸并且设置在多个水平沟道区之间,并且分别具有在垂直于第一水平方向的第二水平方向上与多个水平沟道区接触的端部。

    非易失性存储器装置和包括其的存储器系统

    公开(公告)号:CN118265300A

    公开(公告)日:2024-06-28

    申请号:CN202311328099.3

    申请日:2023-10-13

    Abstract: 一种非易失性存储器装置包括:外围电路结构,其包括外围电路和覆盖外围电路的第一绝缘结构;以及单元阵列结构,其接合到外围电路结构并且包括单元区域和连接区域,其中,单元阵列结构包括公共源极线层、在公共源极线层上的缓冲绝缘层、掩埋在缓冲绝缘层中的多个接触停止层、包括交替地层叠在缓冲绝缘层上的多个栅电极和多个绝缘层的单元层叠物、通过穿过单元层叠物而延伸到公共源极线层的多个单元沟道结构、各自连接到所述多个栅电极中的一个或多个的多个接触结构以及覆盖单元层叠物的第二绝缘结构。

    半导体器件和包括该半导体器件的电子系统

    公开(公告)号:CN117440689A

    公开(公告)日:2024-01-23

    申请号:CN202310624659.3

    申请日:2023-05-30

    Abstract: 提供了一种半导体器件和一种包括该半导体器件的电子系统。所述半导体器件包括:外围电路结构,其包括电路、布线层和通路接触;板公共源极线,其覆盖所述外围电路结构;绝缘插塞,其穿过所述板公共源极线;横向绝缘间隔物,其位于所述外围电路结构与所述板公共源极线之间;存储堆叠结构,其包括位于所述板公共源极线上的栅极线;贯通接触,其穿过所述栅极线中的至少一条栅极线和所述绝缘插塞,所述贯通接触连接到所述通路接触中的第一通路接触;以及源极线接触,其穿过所述横向绝缘间隔物,所述源极线接触位于所述通路接触中的第二通路接触与所述板公共源极线之间,其中,在横向方向上所述第一通路接触的宽度大于所述绝缘插塞的宽度。

    半导体器件、半导体存储器件和电子系统

    公开(公告)号:CN115707251A

    公开(公告)日:2023-02-17

    申请号:CN202210920818.X

    申请日:2022-08-02

    Abstract: 一种半导体器件包括:下绝缘膜,在基板上包括第一沟槽和第二沟槽;在第一沟槽中的第一布线;在第二沟槽中的第二布线;盖绝缘膜,包括绝缘凹陷部分和绝缘衬垫部分;在盖绝缘膜上的上绝缘膜;以及上接触,穿透盖绝缘膜并连接到第一布线。绝缘凹陷部分在第二沟槽中,绝缘衬垫部分沿着下绝缘膜的上表面延伸。上接触包括在第一沟槽中的接触凹陷部分、连接到接触凹陷部分的扩展部分、以及在上绝缘膜内部连接到扩展部分的插塞部分。扩展部分的宽度大于插塞部分的宽度。

    三维半导体存储器件以及包括其的电子系统

    公开(公告)号:CN115696916A

    公开(公告)日:2023-02-03

    申请号:CN202210849272.3

    申请日:2022-07-19

    Abstract: 公开了三维半导体存储器件以及包括其的电子系统。该三维半导体存储器件包括在基板上的外围电路结构以及单元阵列结构,该单元阵列结构包括堆叠结构、在堆叠结构上的第一源极导电图案以及在穿透堆叠结构和第一源极导电图案的垂直沟道孔中的垂直沟道结构,该堆叠结构包括堆叠在外围电路结构上的多个栅电极。垂直沟道结构包括在垂直沟道孔的侧壁上的数据存储图案、在数据存储图案的侧壁上的垂直半导体图案、以及在垂直半导体图案上并被数据存储图案围绕的第二源极导电图案。在第一源极导电图案和第二源极导电图案之间的数据存储图案的厚度大于在堆叠结构和垂直半导体图案之间的数据存储图案的厚度。

Patent Agency Ranking