-
公开(公告)号：CN113809117A
公开(公告)日：2021-12-17
申请号：CN202010546950.X
申请日：2020-06-16
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)堆叠结构于一基底上，其中MTJ堆叠结构包含一固定层设于基底上、一阻障层设于固定层上以及一自由层设于阻障层上。然后形成一上电极于MTJ堆叠结构上，去除上电极、自由层以及阻障层，形成第一遮盖层于上电极、自由层以及阻障层上，再去除第一遮盖层以及固定层以形成一MTJ以及一间隙壁于MTJ旁。
-
公开(公告)号：CN112713239A
公开(公告)日：2021-04-27
申请号：CN201911015837.2
申请日：2019-10-24
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种包括埋入式磁阻式随机存取存储器的半导体装置的制作方法，包括：提供半导体结构，包括存储器区域和逻辑区域，其中半导体结构包括第一层间介电层和设置于第一层间介电层上的至少一磁阻式随机存取存储器单元，磁阻式随机存取存储器单元会被设置于存储器区域内；沉积第二层间介电层，覆盖住第一层间介电层和磁阻式随机存取存储器单元；沉积掩模层，顺向性地覆盖住第二层间介电层；施行平坦化制作工艺，以去除位于存储器区域内的该掩模层；以及在施行平坦化制作工艺之后，去除位于逻辑区域内的掩模层。
-
公开(公告)号：CN112310144A
公开(公告)日：2021-02-02
申请号：CN201910688355.7
申请日：2019-07-29
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体结构及其制作方法，其中该半导体结构的制作方法包括提供一基底，该基底包括一逻辑元件区以及一存储器元件区，接着于该基底上形成一第一介电层，再于该存储器元件区的该第一介电层上形成多个存储器堆叠结构，然后形成一绝缘层共型地覆盖该些存储器堆叠结构以及该第一介电层，之后进行一回蚀刻制作工艺以蚀刻移除部分该绝缘层，但不显露出任一该存储器堆叠结构。回蚀刻制作工艺之后，形成一第二介电层，填满该些存储器堆叠结构之间的间隙。
-
公开(公告)号：CN111564468A
公开(公告)日：2020-08-21
申请号：CN201910114096.7
申请日：2019-02-14
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体元件及其制作方法，其中该半导体元件包含一金属氧化物半导体晶体管设于一基底上，一层间介电层设于该金属氧化物半导体晶体管上，以及一磁性隧穿结(magnetic tunneling junction,MTJ)设于该层间介电层上，其中MTJ上表面包含一倒V形且MTJ上表面是电连接至金属氧化物半导体晶体管的一源极/漏极区域。
-
公开(公告)号：CN118591258A
公开(公告)日：2024-09-03
申请号：CN202310268720.5
申请日：2023-03-20
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种磁性随机存取存储器结构及其制作方法，其中该磁性随机存取存储器结构包含第一介电层；底部电极层，设置于该第一介电层上；自旋轨道耦合层，设置于该底部电极层上；MTJ元件，设置在该自旋轨道耦合层上；顶部电极层，设置在该MTJ元件上；保护层，围绕该MTJ元件和该顶部电极层，该保护层遮盖该自旋轨道耦合层；掩模层，围绕该保护层；以及间隔层，围绕该掩模层与该保护层。
-
Patent Agency Ranking
公开(公告)号：CN112713239B
公开(公告)日：2024-06-04
申请号：CN201911015837.2
申请日：2019-10-24
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种包括埋入式磁阻式随机存取存储器的半导体装置的制作方法，包括：提供半导体结构，包括存储器区域和逻辑区域，其中半导体结构包括第一层间介电层和设置于第一层间介电层上的至少一磁阻式随机存取存储器单元，磁阻式随机存取存储器单元会被设置于存储器区域内；沉积第二层间介电层，覆盖住第一层间介电层和磁阻式随机存取存储器单元；沉积掩模层，顺向性地覆盖住第二层间介电层；施行平坦化制作工艺，以去除位于存储器区域内的该掩模层；以及在施行平坦化制作工艺之后，去除位于逻辑区域内的掩模层。
-
公开(公告)号：CN117295388A
公开(公告)日：2023-12-26
申请号：CN202311062625.6
申请日：2019-09-03
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种磁阻式随机存取存储器，其中半导体元件主要包含一基底包含一磁性隧穿结(magnetic tunneling junction,MTJ)区域以及一逻辑区域；一第一MTJ设于该MTJ区域上；一第一金属内连线设于该逻辑区域上；以及一遮盖层由该第一MTJ一侧壁延伸至该第一金属内连线的一侧壁，其中设于该MTJ区域的该遮盖层以及设于该逻辑区域的该遮盖层包含不同厚度。
-
公开(公告)号：CN116669524A
公开(公告)日：2023-08-29
申请号：CN202310561422.5
申请日：2018-11-05
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在基底上形成第一金属间介电层。在第一金属间介电层上形成盖层。在基底上形成连接结构贯穿盖层与第一金属间介电层。在连接结构与盖层上形成磁性隧穿结堆叠。对磁性隧穿结堆叠进行图案化制作工艺，以于连接结构上形成磁性隧穿结结构并移除盖层。在第一金属间介电层上形成第二金属间介电层。第二金属间介电层围绕磁性隧穿结结构。一种半导体装置包括基底、连接结构、第一金属间介电层、磁性隧穿结结构与第二金属间介电层。第一金属间介电层的介电常数低于第二金属间介电层的介电常数。
-
公开(公告)号：CN115440880A
公开(公告)日：2022-12-06
申请号：CN202110613064.9
申请日：2021-06-02
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种磁阻式随机存取存储器元件及其制作方法，其中该制作磁阻式随机存取存储器元件的方法为首先形成第一磁性隧穿结(magnetictunneling junction,MTJ)于基底上，然后形成一第一上电极于该第一MTJ上，再形成一保护层环绕第一MTJ，其中保护层包含V形且该V形的谷点高于第一上电极顶表面。
-
公开(公告)号：CN115377283A
公开(公告)日：2022-11-22
申请号：CN202110533886.6
申请日：2021-05-17
Applicant: 联华电子股份有限公司
Abstract: 本发明公开一种磁阻式随机存取存储器，其主要包含第一阵列区域以及第二阵列区域设于基底上，第一磁性隧穿结(magnetic tunneling junction,MTJ)设于第一阵列区域，第一上电极设于该第一MTJ上，第二MTJ设于该第二阵列区域以及第二上电极设于该第二MTJ上，其中第一上电极与第二上电极包含不同氮对碳比例。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.037 seconds)
