公开(公告)号：CN1892794A

公开(公告)日：2007-01-10

申请号：CN200610091108.1

申请日：2006-06-30

Applicant: 精工爱普生株式会社

Inventor： 熊谷敬 ,  石山久展 ,  前川和广 ,  伊藤悟 ,  藤濑隆史 ,  唐泽纯一 ,  小平觉 ,  牧克彦 ,  井富登 ,  森口昌彦

IPC: G09G3/36 ,  G09G3/20 ,  G02F1/133 ,  H01L27/00 ,  G11C7/16

CPC classification number: G09G3/3688 ,  G09G2310/0267 ,  G09G2310/027

Abstract: 本发明提供一种可实现缩小电路面积及提高设计效率的集成电路装置、以及电子设备。以从作为集成电路装置的短边的第一边朝向对面的第三边的方向为第一方向(D1)、以从作为集成电路装置的长边的第二边朝向对面的第四边的方向为第二方向(D2)时，集成电路装置包括沿着所述D1方向配置的第一～第N电路块(CB1～CBN)。电路块(CB1～CBN)包括：用于存储图像数据的至少一个存储块(MB)、以及用于驱动数据线的至少一个数据驱动块(DB)。沿着所述D1方向邻接配置存储块(MB)和数据驱动块(DB)。

公开(公告)号：CN1892790A

公开(公告)日：2007-01-10

申请号：CN200610090328.2

申请日：2006-06-29

Applicant: 精工爱普生株式会社

Inventor： 伊藤悟 ,  森口昌彦 ,  前川和广 ,  井富登 ,  小平觉 ,  唐泽纯一 ,  熊谷敬 ,  石山久展 ,  藤濑隆史

IPC: G09G3/36 ,  G09G3/20 ,  G02F1/133 ,  H01L27/00

Abstract: 本发明提供一种能够实现电路面积的缩小的集成电路装置、电子设备。集成电路装置包括多个电路块被宏单元化的驱动器宏单元。驱动器宏单元包括：用于驱动数据线的数据驱动块DB、用于存储图像数据的存储块MB、以及配置有用于电连接数据驱动块DB的输出线和数据线的焊盘的焊盘块PDB。数据驱动块DB和存储块MB沿D1方向配置，焊盘块PDB配置在数据驱动块DB以及存储块MB的D2方向侧。

公开(公告)号：CN1182539C

公开(公告)日：2004-12-29

申请号：CN02124364.6

申请日：2002-06-13

Applicant: 精工爱普生株式会社

Inventor： 小平觉 ,  上原正也 ,  小林等 ,  熊谷敬

IPC: G11C29/00 ,  H01L21/66 ,  G01R31/28

CPC classification number: G11C29/48 ,  G11C29/20

Abstract: 提供在老化筛选中，能防止由于地址端子和数据输入(输入输出)端子等受损而导致的成品率下降的半导体存储器。在老化筛选状态中，SRAM芯片以基于计数器(T触发器(120-0～120-17))的来自外部的时钟信号的计数为基础，生成地址(A0′)信号～地址(A18′)信号。通过用解码器把该地址信号解码，来选择构成存储单元阵列的各存储单元(MC)的地址。然后，以来自T触发器(120-18)的输出端子(Q18)的信号为基础，生成数据(D1′)信号～数据(D16′)信号。通过把该数据信号的数据写入所选择的存储单元(MC)中，来进行老化筛选。

公开(公告)号：CN1107320C

公开(公告)日：2003-04-30

申请号：CN96122424.X

申请日：1996-10-14

Applicant: 精工爱普生株式会社

Inventor： 友广靖彦 ,  熊谷敬

IPC: G11C11/413

CPC classification number: G11C7/12 ,  G11C8/14 ,  G11C11/418 ,  G11C29/02

Abstract: 一种主字线和位线短路也无短路电流的半导体存储装置。具有多个含有多列的位线对、子字线和正规存储单元的阵列块。还有配设为遍及多个正规存储单元阵列块上的主字线。根据子行地址信号选择一条主字线的主行选择译码器、选择从属于主字线的一条子字线的子行选择译码器。位线对的预充电电路。其中，主行选择译码器具有把低电平激活化的主字线用与已充电的位线相等的电位设定为非激活的第1设定电路。而子行选择译码器具有在主字线为高电平时把子字线变成为非激活的第2设定电路。

公开(公告)号：CN1099761C

公开(公告)日：2003-01-22

申请号：CN96190719.3

申请日：1996-07-04

Applicant: 精工爱普生株式会社

Inventor： 熊谷敬 ,  德田泰信

IPC: H03K19/0185 ,  H03K19/0948 ,  G11C11/41 ,  G11C11/417

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K17/167 ,  H03K19/00361 ,  H03K19/018521 ,  H03K19/0948

Abstract: 这是一种在设定于电源线电位与接地线电位之间的规定的中间电位之后从输出端子Dout输出数据的输出电路。输出电路具有由第1、第2晶体管31、32构成的输出驱动装置30。第1晶体管31具有输入第1控制信号的第1控制端子DP。第2晶体管32具有输入第2控制信号的第2控制端子DN。还具有控制第1、第2控制信号把1、第2各晶体管31、32设定为截止状态的设定装置22。还具有使第1、第2控制端下DP、DN的不论哪一方与输出端子Dout短路的短路装置50。这样一来，在输出数据之前，用设定装置22把各晶体管31、32设定为截止状态之后。再根据输出端子Dout的电位状态进行短路，把输出端子设定于中间电位。

公开(公告)号：CN1154561A

公开(公告)日：1997-07-16

申请号：CN96122424.X

申请日：1996-10-14

Applicant: 精工爱普生株式会社

Inventor： 友广靖彦 ,  熊谷敬

IPC: G11C11/413

CPC classification number: G11C7/12 ,  G11C8/14 ,  G11C11/418 ,  G11C29/02

Abstract: 一种主字线和位线短路也无短路电流的半导体存储装置。具有多个含有多列的位线对、子字线和正规存储单元的阵列块。还有配设为遍及多个正规存储单元阵列块上的主字线。根据子行地址信号选择一条主字线的主行选择译码器、选择从属于主字线的一条子字线的子行选择译码器。位线对的预充电电路。其中，主行选择译码器具有把低电平激活化的主字线用与已充电的位线相等的电位设定为非激活的第1设定电路。而子行选择译码器具有在主字线为高电平时把子字线变成为非激活的第2设定电路。