-
公开(公告)号：CN100524750C
公开(公告)日：2009-08-05
申请号：CN200610091111.3
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明的目的在于，提供一种纤细的细长集成电路装置以及包括其的电子设备。集成电路装置(10)包括：第一晶体管NTr1和第二晶体管PTr1，它们推挽连接在第一电源线和第二电源线之间，用于根据电荷泵动作向其连接节点ND输出第一电源线和第二电源线中任一条的电压；以及焊盘PD，其与连接节点ND电连接的同时，与一端被施加给定的电压的加速电容器的另一端电连接。以与第一晶体管NTr1和第二晶体管PTr1中至少一个的一部分或全部重叠的方式，在该第一晶体管NTr1和第二晶体管PTr1中的至少一个的上层配置焊盘PD。
-
公开(公告)号：CN1892792A
公开(公告)日：2007-01-10
申请号：CN200610090330.X
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小化的集成电路装置、电子设备。集成电路装置包括：第一～第N电路块CB1～CBN、沿第四边设置在第一～第N电路块CB1～CBN的D2方向侧的第一接口区域(12)、以及沿第二边设置在第一～第N电路块的D4方向侧的第二接口区域(14)。在邻接的电路块之间，在第I层下层的配线层上形成的局部线LLG作为信号线及电源线两者中的至少一种被配线。在不邻接的电路块间，在第I层及其上层的配线层形成的全局线GLG、GLD作为信号线及电源线两者中的至少一种，沿D1方向配线在介于不邻接的电路块间的电路块上。
-
公开(公告)号：CN1244150C
公开(公告)日：2006-03-01
申请号：CN03156354.6
申请日：2003-09-04
Applicant: 精工爱普生株式会社
Inventor： 藤濑隆史
CPC classification number: G09G3/3696 , G09G2330/02 , H03F3/72 , H03F2203/7203 , H03F2203/7224
Abstract: 本发明涉及一种半导体集成电路，其包括以推挽方式对负载提供预定电压的电源电路，能够在电源电路工作开始时，防止大电流从输出级的P沟道晶体管流向N沟道晶体管。该半导体集成电路具有以下电路：第一放大电路(10)，其接收第一电位，向输出端供电；第二放大电路(20)，其接收第二电位，从输出端吸收电流；控制电路(30)，其在第一放大电路开始工作之后，控制第二放大电路，以使经过预定的时间后，第二放大电路开始工作。
-
公开(公告)号：CN100557680C
公开(公告)日：2009-11-04
申请号：CN200610091121.7
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G2300/0426 , H01L27/12
Abstract: 本发明提供一种可以缩小电路面积、提高设计效率的集成电路装置、电子设备。集成电路装置包括第一～第N电路块CB1～CBN，其在以从集成电路装置的短边即第一边朝向对面的第三边的方向为第一方向D1、以从集成电路装置的长边即第二边朝向面对的第四边的方向为第二方向D2时，沿D1方向配置。电路块CB1～CBN包括扫描驱动块SB、电源电路块PB、以及数据驱动块DB和存储块MB。数据驱动块DB和存储块MB沿D1方向邻接配置，电源电路块PB配置在扫描驱动块SB、数据驱动块DB及存储块MB之间。
-
公开(公告)号：CN100557679C
公开(公告)日：2009-11-04
申请号：CN200610091113.2
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G11C5/025 , G09G3/3688 , G09G2300/0426 , G09G2310/027
Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。
-
Patent Agency Ranking
公开(公告)号：CN100530642C
公开(公告)日：2009-08-19
申请号：CN200610091115.1
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种细长的集成电路装置及包括该集成电路装置的电子设备，该集成电路装置(10)包括：焊盘PDx；以及形成为长方形区域，并和上述焊盘电连接的静电保护元件。以焊盘的排列方向与静电保护元件ESDx所形成区域的长边方向平行，并与静电保护元件ESDx的一部分或者全部重叠的方式，在该静电保护元件的上层配置焊盘PDx。
-
公开(公告)号：CN1893066A
公开(公告)日：2007-01-10
申请号：CN200610091115.1
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种细长的集成电路装置及包括该集成电路装置的电子设备，该集成电路装置(10)包括：焊盘PDx；以及形成为长方形区域，并和上述焊盘电连接的静电保护元件。以焊盘的排列方向与静电保护元件ESDx所形成区域的长边方向平行，并与静电保护元件ESDx的一部分或者全部重叠的方式，在该静电保护元件的上层配置焊盘PDx。
-
公开(公告)号：CN1893065A
公开(公告)日：2007-01-10
申请号：CN200610091111.3
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明的目的在于，提供一种纤细的细长集成电路装置以及包括其的电子设备。集成电路装置(10)包括：第一晶体管NTr1和第二晶体管PTr1，它们推挽连接在第一电源线和第二电源线之间，用于根据电荷泵动作向其连接节点ND输出第一电源线和第二电源线中任一条的电压；以及焊盘PD，其与连接节点ND电连接的同时，与一端被施加给定的电压的加速电容器的另一端电连接。以与第一晶体管NTr1和第二晶体管PTr1中至少一个的一部分或全部重叠的方式，在该第一晶体管NTr1和第二晶体管PTr1中的至少一个的上层配置焊盘PD。
-
公开(公告)号：CN1892795A
公开(公告)日：2007-01-10
申请号：CN200610091113.2
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G11C5/025 , G09G3/3688 , G09G2300/0426 , G09G2310/027
Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。
-
公开(公告)号：CN100555398C
公开(公告)日：2009-10-28
申请号：CN200610090320.6
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小的集成电路装置和电子设备。集成电路装置包括：用于驱动数据线的数据驱动块；多个控制晶体管TC1、TC2，各控制晶体管与数据驱动块的各个输出线对应地设置，各控制晶体管由公共控制信号控制；以及焊盘配置区域，配置有用于电气连接数据线和数据驱动块的输出线QL1、QL2的数据驱动器用焊盘P1、P2的。而且，控制晶体管TC1、TC2被配置在焊盘配置区域。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.037 seconds)
