公开(公告)号：CN103198856A

公开(公告)日：2013-07-10

申请号：CN201310096014.3

申请日：2013-03-22

Applicant: 烽火通信科技股份有限公司

Inventor： 王颖伟 ,  冯波 ,  张睿

IPC: G11C7/22

Abstract: 本发明涉及一种DDR控制器及请求调度方法，该控制器包括：AHB接口适配模块（10），若干客户请求发送模块（11），客户接口模块（12），端口调度模块（13），BANK调度模块（14），解释模块（15），PUB_PHY适配模块（16），DDR2/3PHY模块（17），DDR2/3器件（18），接口数据缓存模块（19），数据处理模块（20），微机口配置模块（21），时钟管理模块（22）。本发明所述的DDR控制器及请求调度方法，应用于高速通信系统传输芯片设计中数据的存储及转发，相比较传统控制器，采用基于DRAM结构特性的请求调度，大大降低请求的延迟，提高传输时数据总线的利用率，相同配置下可以得到更大总线带宽。

公开(公告)号：CN102012872A

公开(公告)日：2011-04-13

申请号：CN201010556045.9

申请日：2010-11-24

Applicant: 烽火通信科技股份有限公司

Inventor： 陶志飞 ,  冯波 ,  温玉屏 ,  张继勇 ,  刘婷 ,  黄元波 ,  梁元涛

IPC: G06F12/08 ,  G06F13/16

Abstract: 本发明涉及一种用于嵌入式系统的二级缓存控制方法及装置，具体步骤如下：向端口仲裁和冲突检测模块发出写请求和/或读请求和/或预读请求；端口仲裁和冲突检测模块接收各请求后，仲裁出一个请求到下游模块，并给出响应到对应的上游模块；如果仲裁出读请求或预读请求，区分读命中或读不命中后，执行相应操作；如果仲裁出写请求，区分写命中或写不命中后，执行相应操作。本发明所述方法及装置，在嵌入式微处理器的指令地址连续时，将未来要读的数据通过预读操作，提前把数据从片外动态随机存储器中预读回来，除去数据流的首延迟，后续数据流中间无延迟，大大提高了嵌入式系统的效率并降低成本。