-
公开(公告)号：CN102012872A
公开(公告)日：2011-04-13
申请号：CN201010556045.9
申请日：2010-11-24
Applicant: 烽火通信科技股份有限公司
Abstract: 本发明涉及一种用于嵌入式系统的二级缓存控制方法及装置，具体步骤如下：向端口仲裁和冲突检测模块发出写请求和/或读请求和/或预读请求；端口仲裁和冲突检测模块接收各请求后，仲裁出一个请求到下游模块，并给出响应到对应的上游模块；如果仲裁出读请求或预读请求，区分读命中或读不命中后，执行相应操作；如果仲裁出写请求，区分写命中或写不命中后，执行相应操作。本发明所述方法及装置，在嵌入式微处理器的指令地址连续时，将未来要读的数据通过预读操作，提前把数据从片外动态随机存储器中预读回来，除去数据流的首延迟，后续数据流中间无延迟，大大提高了嵌入式系统的效率并降低成本。
-
公开(公告)号：CN102012872B
公开(公告)日：2012-05-02
申请号：CN201010556045.9
申请日：2010-11-24
Applicant: 烽火通信科技股份有限公司
Abstract: 本发明涉及一种用于嵌入式系统的二级缓存控制方法及装置，具体步骤如下：向端口仲裁和冲突检测模块发出写请求和/或读请求和/或预读请求；端口仲裁和冲突检测模块接收各请求后，仲裁出一个请求到下游模块，并给出响应到对应的上游模块；如果仲裁出读请求或预读请求，区分读命中或读不命中后，执行相应操作；如果仲裁出写请求，区分写命中或写不命中后，执行相应操作。本发明所述方法及装置，在嵌入式微处理器的指令地址连续时，将未来要读的数据通过预读操作，提前把数据从片外动态随机存储器中预读回来，除去数据流的首延迟，后续数据流中间无延迟，大大提高了嵌入式系统的效率并降低成本。
-
公开(公告)号：CN101901200B
公开(公告)日：2012-01-11
申请号：CN201010250368.5
申请日：2010-08-11
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/28
Abstract: 一种基于双AHB Master接口的片上DMA控制器实现方法，包括以下步骤：1，对DMA配置寄存器单元进行初始化配置；2，仲裁单元根据DMA请求信号仲裁出当前需要响应的通道号给AHB_master0接口单元，或等待执行；3，AHB_master0接口单元完成数据传递，并发送信息给AHB_master1接口单元；4，AHB_master1接口单元完成数据传递，并发送信息给AHB_master0接口单元；5，若完成当前响应的本次DMA请求全部的数据传输跳到步骤7；否则跳到步骤6；6，不作任何信号调整，直接跳转到步骤2；7，重新配置配置寄存器单元，跳到步骤2。本发明采用双AHB_Master接口减少了数据传输的延时，只需要较小的内部FIFO；能同时适用于多层AHB总线系统，易于重用到以其它高性能ARM微处理器为基础的SoC设计中。
-
公开(公告)号：CN101901200A
公开(公告)日：2010-12-01
申请号：CN201010250368.5
申请日：2010-08-11
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/28
Abstract: 一种基于双AHB Master接口的片上DMA控制器实现方法，包括以下步骤：1，对DMA配置寄存器单元进行初始化配置；2，仲裁单元根据DMA请求信号仲裁出当前需要响应的通道号给AHB_master0接口单元，或等待执行；3，AHB_master0接口单元完成数据传递，并发送信息给AHB_master1接口单元；4，AHB_master1接口单元完成数据传递，并发送信息给AHB_master0接口单元；5，若完成当前响应的本次DMA请求全部的数据传输跳到步骤7；否则跳到步骤6；6，不作任何信号调整，直接跳转到步骤2；7，重新配置配置寄存器单元，跳到步骤2。本发明采用双AHB_Master接口减少了数据传输的延时，只需要较小的内部FIFO；能同时适用于多层AHB总线系统，易于重用到以其它高性能ARM微处理器为基础的SoC设计中。
-
-
-
Search Results
4
records
(took 0.029 seconds)
