抗高频偏过采样装置及方法
    1.
    发明公开

    公开(公告)号:CN119945925A

    公开(公告)日:2025-05-06

    申请号:CN202510117894.0

    申请日:2025-01-24

    Abstract: 一种抗高频偏过采样装置及方法。通过综合考虑前一拍待过采样数据的跳变情况和采样位置对下一拍的采样位置实时更新,并基于最新的采样位置对当前拍待过采样数据进行采样,最后将动态位宽的采样数据以固定位宽输出。与现有技术相比,具有以下优点:通过实时更新采样位置,可以容忍更高的频偏;逻辑简单,无需像传统方法那样计算源宿端频偏,可节约更多的资源;通用性强,可适用于以太网、光传送网等承载网,乃至所有数字通信中需要过采样的地方。

    一种XMSS算法的全硬件实现架构及其系统

    公开(公告)号:CN113922955B

    公开(公告)日:2023-07-07

    申请号:CN202111167369.8

    申请日:2021-10-06

    Inventor: 陈帅 曹元 张睿

    Abstract: 本发明涉及信息安全技术领域,提供了一种XMSS算法的全硬件实现架构及其系统。其中服务侧中Addr子模块与L‑tree子模块和Merkle子模块两两互通从而构成密钥生成的主体功能组件;所述第一消息子模块、Sig子模块与BDS子模块互通从而构成签名生成的主体功能组件;所述控制模块用于控制数据传输通道在上述各子模块之间进行切换,从而完成密钥生成功能及签名功能。本发明将XMSS算法的硬件实现分为公钥生成的相关模块与签名生成的相关模块两部分,从而实现了公钥生成的相关模块与签名生成的相关模块的资源复用,降低了资源消耗。

    一种业务映射的实现方法和装置

    公开(公告)号:CN114915375B

    公开(公告)日:2023-06-09

    申请号:CN202210449970.4

    申请日:2022-04-27

    Abstract: 本发明涉及传输网络技术领域,提供了一种业务映射的实现方法和装置。其中计算出低阶业务数据的基于时隙的数据或填充指示和时分空分RAM转换矩阵,在基于通道的低阶业务缓存中读取所需通道的低阶业务,并根据基于通道的数据或填充指示在所述基于通道的低阶业务数据中相应的位置填入填充,经过空分时分RAM转换矩阵后,生成基于时隙的低阶业务数据;根据目标ODUx帧结构以及所述基于时隙的低阶业务数据,在目标ODUx帧净荷位置填入基于时隙的低阶业务数据或者测试信号数据,得到承载低阶业务的目标ODUx帧数据。本发明提出业务映射的实现方法,利用空分时分RAM转换矩阵,可以将OTU业务进行绑定后承载低阶业务。

    一种FlexE低速业务处理方法和装置

    公开(公告)号:CN111917506B

    公开(公告)日:2021-07-20

    申请号:CN202010706191.9

    申请日:2020-07-21

    Inventor: 刘飞 张睿 海增强

    Abstract: 本发明公开了一种FlexE低速业务处理方法和装置,涉及传输网络领域,该方法包括:根据需要承载的最小颗粒业务的大小,确定FlexE帧需要划分的时隙数量,并把多个连续的FlexE帧作为整体进行时隙划分,以使划分后的每个时隙可承载一个所述最小颗粒业务,并使多个所述FlexE帧的净荷码块总数可按所述时隙数量进行均分。将客户业务映射到FlexE帧的时隙中,并通过至少一条物理通道发送出去。本发明中的FlexE低速业务处理方法能满足运营商对于低速业务的需求,且能避免大量带宽浪费的情况。

    一种用于OTN中Ieee1588模块仿真的系统及方法

    公开(公告)号:CN107124241B

    公开(公告)日:2019-02-26

    申请号:CN201710313130.4

    申请日:2017-05-05

    Abstract: 本发明涉及逻辑验证开发领域,公开了一种用于OTN中Ieee1588模块仿真的系统。本发明还公开了一种用于OTN中Ieee1588模块仿真的方法,包括S1:激励生成模块生成以太网帧和ptp帧;S2:ptp帧混合到以太网帧中,形成混合以太网帧;S3:仿真系统接入模块抓取混合以太网帧,生成驱动信号驱动DUT,仿真系统接入模块抓取激励生成模块生成的以太网帧和ptp帧,送入计分板;S4:仿真系统输出模块监控并获取经DUT输出的混合以太网帧;S5:将经过DUT输出的混合以太网帧分离,得到以太网帧和ptp帧;S6:计分板中,分离得到的太网帧与激励生成模块生成的以太网帧进行比对,分离得到的ptp帧与激励生成模块生成的ptp帧进行比对。本发明可复用性强。

    一种通用的芯片性能验证装置及方法

    公开(公告)号:CN105718661A

    公开(公告)日:2016-06-29

    申请号:CN201610040102.5

    申请日:2016-01-21

    Inventor: 张睿 袁博浒

    Abstract: 本发明公开了一种通用的芯片性能验证装置及方法,包括:建立由多个性能统计项构成的性能统计项注册池,并据性能需求在性能统计项注册池中选取项性能统计项进行注册;信息收集模块根据被注册的各性能统计项所需收集、存储相关性能指标信息;设置统一的时间窗口,时间窗口来临时通过事件告知各个被注册的性能统计项以及报告输出模块;每个被注册的性能统计项调用通用方法模块中相应的计算方法和相关性能指标信息,计算并存储在当前时间窗口对应的性能指标值,并通过报告输出模块打印输出。本发明解决了现有验证方案对性能指标验证关注度不够、性能验证平台不能复用问题,增强性能验证平台的可移植性,降低成本,提高工作效率。

    一种高效的CDR验证模型及方法

    公开(公告)号:CN105160113A

    公开(公告)日:2015-12-16

    申请号:CN201510581441.X

    申请日:2015-09-11

    Inventor: 张睿 袁博浒

    Abstract: 本发明公开了一种高效的CDR验证模型及方法,涉及EDA验证技术领域,其包括采样模块,用于检测每半个参考周期内输入的串行数据是否翻转,并记录串行数据发生翻转的时刻值或者当前经过半个参考周期后的时刻值;跟踪模块,用于接收输入的设置参数,设置参数包括串行数据恢复时钟的参考周期以及该参考周期的可容忍最大偏差范围;还用于存储采样模块最近两次记录的时刻值,并计算其差值,通过该差值和参考周期计算得到当前偏差值;根据当前偏差值是否超出可容忍最大偏差范围,将串行数据恢复时钟的周期更新为参考周期或该差值;时钟产生模块,用于接收更新后的当前串行数据恢复时钟的周期,并根据其产生串行数据恢复时钟。

Patent Agency Ranking