-
公开(公告)号：CN108647533B
公开(公告)日：2021-10-08
申请号：CN201810151701.3
申请日：2018-02-14
Applicant: 清华大学
IPC: G06F21/71
Abstract: 本发明提供一种用于检测硬件木马的安全断言自动生成方法，包括：对待测芯片的寄存器传输级网表文件进行仿真，得到仿真运行结果和仿真运行文件；根据构建的安全性知识库对仿真运行结果进行分析，得到疑似硬件木马电路的信号；针对每个疑似硬件木马电路的信号执行以下步骤：根据仿真运行文件，推导与疑似硬件木马电路的信号对应的寄存器传输级不变式；根据构建的安全断言模板知识库、推导出的寄存器传输级不变式以及疑似硬件木马电路的信号，生成对应于疑似硬件木马电路的信号的安全断言。本发明利用寄存器传输级不变式实现安全断言的自动生成，减轻设计人员的工作量，省时且不易出错，有效提高了形式验证检测硬件木马的效率。
-
公开(公告)号：CN103488816B
公开(公告)日：2016-08-10
申请号：CN201310393083.0
申请日：2013-09-02
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种模拟电路的多层精确匹配布线方法，包括：步骤10，读入待布线网组中每个线网的线网信息、布线区域内障碍信息和布线工艺参数信息；步骤20，根据待布线网组的每个线网信息中的起始点和终止点信息计算所有可能拐点的位置信息；步骤30，根据所有可能拐点的位置信息、待布线网组的布线区域内障碍信息和布线工艺参数信息，将布线区域划分为三维不均匀网格；步骤40，在所述三维不均匀网格上，采用A*搜索算法对待布线网组中的所有线网同时搜索布线路径；步骤50，采用A*搜索算法的回找过程求得待布线网组的精确布线路径结果。
-
公开(公告)号：CN101894178B
公开(公告)日：2013-05-22
申请号：CN201010195323.2
申请日：2010-05-31
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于可满足性问题SAT的可制造性热点拆线重布方法属于VLSI物理设计领域，其特性在于：它以热点的拓扑结构约束和线网连通性约束为指导，对于区域内的所有重布线网同时建立SAT约束，通过求解该约束问题完成对多条线网同时布线的过程，可以有效的控制新的可制造性热点的产生；同时，由于方法采用了基于区域的拆线重布策略，使得其效率得以保障，又通过动态边界调整和带有偏移量的两阶段拆线重布过程大大提高了版图内的热点消除比率。实验结果证明该方法可以快速有效地消除版图中的可制造性热点，与传统的针对热点的拆线重布算法相比，其收敛性更好，可以更有效地避免新热点的产生，同时保证可以找到一种存在的可行的布线方案。
-
公开(公告)号：CN102063536B
公开(公告)日：2012-11-14
申请号：CN201010608455.3
申请日：2010-12-17
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于模式匹配的电源/地线网络与布图规划的协同设计法属于集成电路计算机辅助设计领域，其特征在于：是一种首先创建一个电源/地线网络模式表，将预先建立的112种网格形式的重要信息数据存放在该表中，然后对于给定的一个版图，可以从已经建立好的电源/地线网络模式表中根据一定的模式选择机制选择适当的电源/地线网络，同时采用电源/地线网络的增量式布图规划方法，达到电源/地线网络与布图规划的有效协同设计的方法，它具有快速，易于扩展的优点，可扩大能够处理的芯片的规模。
-
公开(公告)号：CN102592033A
公开(公告)日：2012-07-18
申请号：CN201210058540.6
申请日：2012-03-07
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种片上供电网络仿真的通孔处理方法及系统。该通孔处理方法包括：步骤1，计算片上供电网络的总电流Itotal；步骤2，计算第l层金属走线到第l-1层金属走线之间的通孔总数；步骤3，如果，则忽略第l层金属走线到第l-1层金属走线之间第j个通孔，否则保留第l层金属走线到第l-1层金属走线之间第j个通孔；步骤4，忽略通孔后，修改电路拓扑图；其中为第l层金属走线到第l-1层金属走线之间第j个通孔电阻，l为正整数，ε为求解精度，μ为倍数因子。本发明可以根据求解精度ε和倍数因子μ自适应地实现通孔处理，并且通过并查集技术将电路拓扑更新，形成的仿真矩阵不再具有很强的病态性，因此可以提高待求解问题的收敛性和稳定性。
-
Patent Agency Ranking
公开(公告)号：CN102063535A
公开(公告)日：2011-05-18
申请号：CN201010608448.3
申请日：2010-12-17
Applicant: 清华大学
IPC: G06F17/50
Abstract: 面向倒装封装技术的增量式I/O规划方法，属于集成电路计算机辅助设计领域，尤其涉及布图规划后处理领域，其特征在于，依次含有以下步骤：计算模块对输入输出缓冲器的需求；把模块对缓冲器的需求转化为对空白区的需求；根据模块的空白区需求进行空白区重分配；建立将缓冲器插入空白区的网络流模型；用压入与重标记方法求解网络流模型，求得缓冲器的最佳插入方案；建立对封装凸点进行信号分配的网络流模型；用压入与重标记方法求解网络流模型，求得封装凸点的最佳信号分配方案。
-
公开(公告)号：CN101944149A
公开(公告)日：2011-01-12
申请号：CN201010282033.1
申请日：2010-09-15
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种基于无网格模型的集成电路点到点的布线方法，其主要目的是为了提供一种集成电路布线搜索最短路径的高效算法而设计。本发明从输入文件中读取待布线网信息以及障碍的信息，将多边形障碍转换成矩形障碍；然后，利用障碍边界和待布线网信息，将布线区域转化成二维不均匀网格阵列，同时设置网格点的允许扩展方向；最后，基于二维不均匀网格阵列，利用A*算法搜索最短路径，并输出结果。本发明能够确保存在路径时一定能搜索到，且路径具有最短的线长和最少的拐弯数。
-
公开(公告)号：CN101894178A
公开(公告)日：2010-11-24
申请号：CN201010195323.2
申请日：2010-05-31
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于可满足性问题SAT的可制造性热点拆线重布方法属于VLSI物理设计领域，其特性在于：它以热点的拓扑结构约束和线网连通性约束为指导，对于区域内的所有重布线网同时建立SAT约束，通过求解该约束问题完成对多条线网同时布线的过程，可以有效的控制新的可制造性热点的产生；同时，由于方法采用了基于区域的拆线重布策略，使得其效率得以保障，又通过动态边界调整和带有偏移量的两阶段拆线重布过程大大提高了版图内的热点消除比率。实验结果证明该方法可以快速有效地消除版图中的可制造性热点，与传统的针对热点的拆线重布算法相比，其收敛性更好，可以更有效地避免新热点的产生，同时保证可以找到一种存在的可行的布线方案。
-
公开(公告)号：CN100538711C
公开(公告)日：2009-09-09
申请号：CN200810101598.8
申请日：2008-03-10
Applicant: 清华大学
IPC: G06F17/50
Abstract: 全芯片互连线功耗最优化的布局阶段缓冲器规划方法属于互连线设计优化技术领域，其特征在于，含有以下步骤：读入模块信息及互连线信息，建立电路的逻辑拓扑，边状态初始化为1，计算模块间互连线的时间松弛量，计算逻辑拓扑图中各边权重，利用预流推进方法得到逻辑拓扑图的最大割集，对该割集中的每条边分配时间松弛量，对于每一段互连线，根据时间松弛量分配结果，计算所需要的缓冲器尺寸和个数，以及电路消耗的总互连线功耗。本发明在不影响电路延时性能的前提下，降低了互连线总功耗，具有很高的执行效率，具有工业应用价值。
-
公开(公告)号：CN1963827A
公开(公告)日：2007-05-16
申请号：CN200610164921.7
申请日：2006-12-08
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明属于VLSI物理设计技术领域，是面向模拟电路版图设计自动化而开发的计算机辅助设计方法。其特征在于，它完全针对模拟集成电路的多线宽约束进行设计，从而能够满足模拟电路承载电流状况复杂的要求。本发明包含了带有多线宽约束条件的最短路径搜索方法，并采用了启发式的搜索方法，在有网格模型下实现了对模拟电路的自动布线过程。实验结果表明该方法能有效地解决模拟电路的多线宽约束，能适应任意线宽的布线。同时，该方法在布线过程中的时间耗费和空间耗费比其他传统方法小，而且具有很强的可移植性。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.019 seconds)
