-
公开(公告)号：CN112510084B
公开(公告)日：2024-12-03
申请号：CN202010127017.9
申请日：2020-02-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/336
Abstract: 实施方式提供使栅极阈值电压均匀化的半导体装置以及其制造方法。实施方式的半导体装置具备半导体部、设于所述半导体部上的电极、以及位于所述半导体部与所述电极之间的控制电极以及场电极。所述控制电极配置于在所述半导体部设置的第一沟槽的内部，利用第一绝缘膜而与所述半导体部电绝缘。所述场电极配置于在所述半导体部设置的第二沟槽的内部，利用第二绝缘膜而与所述半导体部电绝缘，并电连接于所述电极。所述控制电极设有多个，分别配置于相互分离的多个第一沟槽的内部。多个所述控制电极以包围所述场电极的方式配置。
-
公开(公告)号：CN117747659A
公开(公告)日：2024-03-22
申请号：CN202211675280.7
申请日：2022-12-26
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明的实施方式涉及半导体装置以及半导体装置的制造方法。实施方式的半导体装置具有第一电极、第二电极、第一半导体区域、第二半导体区域、第三半导体区域、第一导电部、第二导电部、栅极电极、第一绝缘部、第二绝缘部、第三绝缘部以及第四绝缘部。第二电极具有第一部分和从第一部分在第一方向上向第一电极侧延伸的第二部分。第一半导体区域设于第一电极与第二电极之间。第二半导体区域设于第一半导体区域与第二电极之间。第三半导体区域设于第二半导体区域与第二电极之间。第一导电部设于第一半导体区域中。栅极电极设于第二半导体区域与第二部分之间。第二导电部设于第一导电部与栅极电极以及第二部分之间。
-
公开(公告)号：CN117650159A
公开(公告)日：2024-03-05
申请号：CN202211675461.X
申请日：2022-12-26
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/40 , H01L29/423 , H01L29/78 , H01L27/088
Abstract: 实施方式涉及半导体装置。半导体装置具备：第一电极；第二电极，配置在所述第一电极上；半导体部分，配置在所述第一电极与所述第二电极之间；第一布线，配置在所述半导体部分与所述第二电极之间；第三电极，配置在所述半导体部分内，与所述半导体部分隔离，具有环状部和从所述环状部向所述环状部的内侧延伸的延伸部；第四电极，在所述半导体部分内的比所述第三电极靠下方且在与上下方向垂直的平面上配置在所述环状部的内侧，与所述半导体部分隔离；第一插塞，将所述第二电极与所述第四电极连接；以及第二插塞，将所述第一布线与所述延伸部连接。
-
公开(公告)号：CN111613675B
公开(公告)日：2023-11-28
申请号：CN201910739050.4
申请日：2019-08-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的多个第3半导体区域、第1导电部、栅极电极及第2电极。多个第2半导体区域设置于第1半导体区域的上方。多个第3半导体区域分别选择性地设置于多个第2半导体区域的上方。第1电极隔着第1绝缘部而设置于第1半导体区域中。栅极电极设置于第1导电部及第1绝缘部的上方，并与第1导电部分离。栅极电极具有第1电极部分及第2电极部分。第2电极部分在第1方向上位于第1电极部分与多个第3半导体区域中的另一个第3半导体区域之间。在第1电极部分与第2电极部分之间设置有包含空隙的第2绝缘部。
-
公开(公告)号：CN111584632B
公开(公告)日：2023-11-10
申请号：CN201910716710.7
申请日：2019-08-05
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/423 , H01L29/06
Abstract: 实施方式的半导体装置具备包括第1导电型的第1半导体层的半导体部、设置于半导体部上的第1电极、配置于在半导体部设置的沟槽的内部的控制电极、以及设置于半导体部上并与控制电极电连接的第2电极。控制电极具有：半导体部与第1电极之间的第1部分、半导体部与第2电极之间的第2部分及与第1及第2部分相连的第3部分。半导体部还包括第2导电型的第2半导体层、第1导电型的第3半导体层、及第2导电型的第4半导体层。第2半导体层设置于第1半导体层上，第3半导体层选择性地设置于第2半导体层与第1电极之间。第4半导体层选择性地设置于第2半导体层上，沿着第3部分及第2部分延伸，包含比第2半导体层高浓度的第2导电型杂质。
-
Patent Agency Ranking
公开(公告)号：CN114188415A
公开(公告)日：2022-03-15
申请号：CN202110136019.9
申请日：2021-02-01
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
Abstract: 实施方式提供可提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包含第一导电部件、半导体部件、第二导电部件、第三导电部件、以及第一绝缘部件。半导体部件包含设于第一导电部件之上的第一半导体区域、设于第一半导体区域的一部分之上的第二半导体区域、以及设于所述第二半导体区域之上的第三半导体区域。第二半导体区域包含与所述第一半导体区域的一部分对置的第一面。所述第一面包含与第一绝缘部件相接的第一接触部分。第一面的下端部比第一接触部分靠下。第三半导体区域包含与第二半导体区域对置的第二面。第二面包含与第一绝缘部件相接的第二接触部分。第二面的下端部比第二接触部分靠下。
-
公开(公告)号：CN107833918B
公开(公告)日：2021-03-16
申请号：CN201710377223.3
申请日：2017-05-25
Applicant: 株式会社东芝
IPC: H01L29/78
Abstract: 本发明的实施方式提供一种能够抑制寄生晶体管的动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。栅极电极隔着第1绝缘部设置在第1半导体区域中及第2半导体区域中，且在第1方向上延伸。第1电极设置在第3半导体区域之上，且与第3半导体区域电连接。第2绝缘部在第1半导体区域中与栅极电极相隔，且在第2方向上延伸。第3绝缘部具有在第1方向上延伸的第1绝缘部分。第1绝缘部分在第2方向上位于栅极电极与第2绝缘部之间。第2电极设置在第2绝缘部及第3绝缘部之上，且与栅极电极电连接。
-
公开(公告)号：CN110828567A
公开(公告)日：2020-02-21
申请号：CN201910022277.7
申请日：2019-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Inventor： 加藤浩朗
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L29/739 , H01L21/336 , H01L21/331
Abstract: 一实施方式的半导体装置具备第1电极、第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅电极、及第2电极。第1半导体区域设置于第1电极上。上述第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第2半导体区域的一部分上。栅电极具有第1部分及第2部分。第1部分在与从第1电极朝向第1半导体区域的第1方向垂直的第2方向上，隔着栅绝缘部而与第1半导体区域的一部分、第2半导体区域、及第3半导体区域相对。第2部分在与第1方向及第2方向垂直的第3方向上，与第1部分并列。第2部分在第2方向上隔着栅绝缘部而与第2半导体区域相对。第2部分的下端处于比第1半导体区域和第2半导体区域的交界面更上方的位置。
-
公开(公告)号：CN109524451A
公开(公告)日：2019-03-26
申请号：CN201810163425.2
申请日：2018-02-27
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L21/336
Abstract: 本发明的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。
-
公开(公告)号：CN106486528A
公开(公告)日：2017-03-08
申请号：CN201610068979.5
申请日：2016-02-01
Applicant: 株式会社东芝
IPC: H01L29/40 , H01L29/423
Abstract: 根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电层、栅极电极、以及第1电极。导电层具有第1部分、第2部分以及第3部分。第1部分设在第1区域之上。第1部分隔着第1绝缘部被第1半导体区域包围。第2部分在第2方向上延伸。第2部分设在第1半导体区域之上。第2部分位于第2区域之上。第3部分连接在第1部分与第2部分之间。第3部分在第3方向上延伸。第1电极与第3半导体区域以及导电层电连接。在第1电极与第3部分之间，连接有第2部分。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.025 seconds)
