公开(公告)号：CN100524951C

公开(公告)日：2009-08-05

申请号：CN200510009369.X

申请日：2005-02-21

Applicant: 松下电器产业株式会社

Inventor： 朝日俊行 ,  辛岛靖治 ,  一柳贵志 ,  中谷诚一 ,  西山东作 ,  平野浩一 ,  柴田修 ,  中山武司 ,  齐藤义行

IPC: H01R11/01

CPC classification number: H05K3/403 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01R12/52 ,  H01R13/2414 ,  H05K1/0218 ,  H05K1/0284 ,  H05K1/141 ,  H05K1/145 ,  H05K1/182 ,  H05K3/20 ,  H05K3/3442 ,  H05K3/361 ,  H05K3/366 ,  H05K3/368 ,  H05K2201/043 ,  H05K2201/048 ,  H05K2201/049 ,  H05K2201/055 ,  H05K2201/056 ,  H05K2201/09036 ,  H05K2201/10515 ,  H05K2201/10689 ,  H05K2203/302 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49208 ,  H01L2924/00

Abstract: 提供一种不需要经由孔形成工序就能制造的连接部件。连接部件(100)具有绝缘性基体(10)，该基体具有上侧表面(10a)和面对该上侧表面的下侧表面(10b)以及连接上侧表面与下侧表面的侧面(10c)；和从上侧表面经由侧面上延伸到下侧表面的至少一条配线(20)。

公开(公告)号：CN101425986A

公开(公告)日：2009-05-06

申请号：CN200810175158.7

申请日：2008-10-30

Applicant: 松下电器产业株式会社

Inventor： 末永宽 ,  柴田修 ,  齐藤义行 ,  岩田彻 ,  外山昌之 ,  平田恭子

IPC: H04L25/02 ,  H04B14/06

CPC classification number: H04L25/028 ,  H04L25/0272

Abstract: 本发明的目的是实现在两个传输系统之间转换的接口电路中输出级驱动器面积的减小。该接口电路具有两个驱动器电路以及驱动控制电路，该驱动控制电路可以在包括电压驱动系统和电流驱动系统在内的两个驱动系统之间转换。这两个驱动器电路经由驱动控制电路连接到电源电位。经由选择电路输入两个输入信号和输入信号的逻辑反相信号。该接口电路根据输入到驱动控制电路的控制信号，在电压驱动型单端传输系统与电流驱动型差分传输系统之间转换。

公开(公告)号：CN101416437A

公开(公告)日：2009-04-22

申请号：CN200780011984.1

申请日：2007-02-20

Applicant: 松下电器产业株式会社

Inventor： 末永宽 ,  柴田修 ,  武田宪明 ,  岩田彻 ,  吉田贵治 ,  齐藤义行

IPC: H04L7/04 ,  G06F3/08 ,  G06F13/42 ,  H04L7/00

CPC classification number: H04L7/10 ,  G06F1/12 ,  H04L7/0008 ,  H04L7/033 ,  H04L7/044 ,  H04L7/046

Abstract: 本发明的目的在于提供一种能够提高数据的传送效率的同时，能够准确接收数据的技术。提供一种可移动存储装置，其特征在于，具有：时钟接收部(41)，从主机终端接收在主机终端与可移动存储装置之间的数据发送接收中使用的发送接收时钟；相位同步模式生成部(45)，根据发送接收时钟，生成相位同步模式，所述相位同步模式用于调整为了接收来自可移动存储装置的数据而主机终端在内部具有的内部接收时钟的相位；和发送部，将生成的相位同步模式发送至主机终端，相位同步模式包含：至少持续2周期的第1电平信号、和该第1电平信号之后持续1周期的第2电平信号。

公开(公告)号：CN101036294A

公开(公告)日：2007-09-12

申请号：CN200580033785.1

申请日：2005-08-01

Applicant: 松下电器产业株式会社

Inventor： 末永宽 ,  柴田修 ,  齐藤义行 ,  胜田升 ,  水口裕二

IPC: H03H7/09 ,  H01F17/00 ,  H01F27/00

Abstract: 在滤波电路(1)中，针对通过两个输入端子(1a、1b)接收的共模信号，共模扼流圈(2)的阻抗极高，常模扼流圈(3)的阻抗极低。针对差动信号相反。尤其是，这些阻抗之间的差大。此外，由于常模扼流圈(3)设置在共模扼流圈(2)的前段，因此通过两个输入端子(1a、1b)侵入的共模噪声透过常模扼流圈(3)，不透过共模扼流圈(2)，且不会被共模扼流圈(2)反射。尤其是，共模电流流过常模扼流圈(3)，而不流过共模扼流圈(2)。

公开(公告)号：CN1311718C

公开(公告)日：2007-04-18

申请号：CN02101620.8

申请日：2002-01-10

Applicant: 松下电器产业株式会社

Inventor： 高桥英治 ,  福本幸弘 ,  齐藤义行 ,  柴田修 ,  谷本真一 ,  中山武司

IPC: H05K1/00 ,  H05K1/02 ,  H05K3/46 ,  G06F15/00

CPC classification number: G06F17/5068 ,  H05K1/0275 ,  H05K1/0298 ,  H05K1/114 ,  H05K2201/09627 ,  H05K2201/09772 ,  H05K2201/10151

Abstract: 一种要求抗篡改的信号线，该信号线位于一个六层板中并将组件(101)的接线端(102)与组件(114)的接线端(115)相连接。该信号线包括：外层上的箔(103)、通孔(104)、第三层上的箔(111)、通孔(105)、第四层上的箔(112)、通孔(106)、第六层上的箔(113)。信号线位于外层的部分全都隐藏在电路组件之下。箔(103)和通孔(104)的一端被安置于第一层(116)上的组件(101)之下，通孔(105)的一端被安置在(116)层上的组件(107)之下，通孔(106)的一端被安置于层(116)上的组件(108)之下，通孔(104)的另一端被安置于第六层(121)上的组件(109)之下，通孔(105)的另一端被安置于层(121)上的组件(110)之下，并且箔(113)和通孔(106)的另一端被安置于层(121)上的组件(114)之下。