-
公开(公告)号：CN110379449B
公开(公告)日：2021-04-30
申请号：CN201910599805.5
申请日：2019-07-04
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明公开了一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P‑I‑N正偏电流问题。提高了单元的写能力，降低了单元的静态功耗。
-
公开(公告)号：CN109979503B
公开(公告)日：2021-04-30
申请号：CN201910222494.0
申请日：2019-03-22
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/418
Abstract: 本发明公开了一种在内存中实现汉明距离计算的静态随机存储器电路结构，所述电路结构包括N行N列的静态随机存储器SRAM阵列，将待处理的目标二进制数据的原码和反码分别存入到所述SRAM阵列的N列N位存储阵列中，将与之比较的N位二进制数据存储到字线信号WLL中，比较数据的N位二进制数反码存入到字线信号WLR中；通过位线脉冲调制将位线信号减低到VDD‑Vx，防止单元内存储数据翻转；再通过每列中的位线信号BL和BLB放电量之和实现N列汉明距离计算，从而实现N位二进制数据和N位比较数据的汉明距离计算。上述电路结构简单，可以有效提高运算的效率和速度，减少在传输过程消耗的能量。
-
公开(公告)号：CN112509621A
公开(公告)日：2021-03-16
申请号：CN202011377385.5
申请日：2020-11-30
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/419
Abstract: 本发明公开了一种MOSFET‑TFET混合型11T SRAM单元电路，包括五个NTFET晶体管，四个PTFET晶体管，两个NMOSFET晶体管，其中：电源VDD和PTFET晶体管P3的源极电连接；PTFET晶体管P3的漏极与PFET晶体管P1的源极电连接；PTFET晶体管P2的漏极分别与NTFET晶体管N2的漏极、NMOSFET晶体管N4的漏极、PTFET晶体管P1的栅极、NTFET晶体管N1的栅极、NTFET晶体管N6的栅极电连接；NTFET晶体管N5的源极、NTFET晶体管N6的源极均与GND电连接。上述电路不仅增强了SRAM单元的写能力，而且降低了电路的静态功耗，提高了保持状态下SRAM单元的稳定性。
-
公开(公告)号：CN111863053A
公开(公告)日：2020-10-30
申请号：CN202010734507.5
申请日：2020-07-27
Applicant: 安徽大学 , 长鑫存储技术有限公司
Abstract: 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块；偏移电压存储单元，与放大模块电连接，用于在灵敏放大器的偏移消除阶段，存储放大模块的偏移电压；负载补偿单元，与放大模块电连接，用于在灵敏放大器的放大阶段，补偿所述放大模块的负载的差异。本公开可以提高灵敏放大器读取数据的准确性。
-
公开(公告)号：CN111863052A
公开(公告)日：2020-10-30
申请号：CN202010734502.2
申请日：2020-07-27
Applicant: 安徽大学 , 长鑫存储技术有限公司
Abstract: 本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，放大模块用于读取第一位线或第二位线上存储单元的数据；第一偏移电压存储单元和第二偏移电压存储单元，分别与放大模块电连接；其中，在读取第一位线上存储单元中数据的情况下，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为将灵敏放大器的偏移电压存储在第一偏移电压存储单元中；在读取第二位线上存储单元中数据的情况下，在灵敏放大器的偏移消除阶段，灵敏放大器被配置为将灵敏放大器的偏移电压存储在第二偏移电压存储单元中。本公开可以实现灵敏放大器的偏移消除。
-
Patent Agency Ranking
公开(公告)号：CN111506293A
公开(公告)日：2020-08-07
申请号：CN202010299256.2
申请日：2020-04-16
Applicant: 安徽大学
IPC: G06F7/535
Abstract: 本发明公开了一种基于SRT算法的高基除法器电路，所述电路包括商值选择模块QCHS，所述商值选择模块QCHS中包含多个数值比较模块，采用数值比较的方法产出指定的商值选择编码，利用该商值选择编码产出指定的商值和过程余数，其中的过程余数用于下一次迭代运算的执行，直至产出所有商值和最终余数。上述电路采用迭代循环思想，同时采用相对较高基值产出多位商值，以减少迭代周期数，同时优化迭代电路，减少单个周期运行时间，从而提高运算性能。
-
公开(公告)号：CN110941185A
公开(公告)日：2020-03-31
申请号：CN201911326403.4
申请日：2019-12-20
Applicant: 安徽大学
IPC: G05B13/04
Abstract: 本发明公开了一种用于二值神经网络的双字线6TSRAM单元电路，其中：PMOS晶体管M1和M2为预充电管，M1和M2的源极共同接到电源Vdd，M1的漏级接在位线BLB上，M2的漏级接在位线BL上；且M1和M2的栅极共同连接到控制端sw2；PMOS晶体管M3为一列6TSRAM单元阵列共用的平衡电压管，M3的源级、漏级分别与位线BLB、BL相连接，用于平衡两条位线BL和BLB上面的电压；且M3的栅极连接到控制端sw1；电容C0和C1为位线BLB和BL上的寄生电容。该电路结构减少了面积和功耗，改善了线性度，同时将模拟域的运算与数字域的运算相结合，减少了模拟域的计算量与电路的复杂性。
-
公开(公告)号：CN110491424A
公开(公告)日：2019-11-22
申请号：CN201910635294.8
申请日：2019-07-15
Applicant: 安徽大学
IPC: G11C7/12 , G11C8/08 , G11C11/418 , G11C11/419
Abstract: 本发明公开了一种延时链多行读取阵列和补偿电路结构，所述电路结构包括延时链电路信号产生电路、6T单元阵列电路和电流镜补偿电路，其中：PMOSFET晶体管M0的源极接VDD，漏极与PMOSFET晶体管M1的漏极连接，栅极连接控制信号WLB3，WLB3信号是由延时链电路信号产生电路产生的控制信号8T、4T、2T、1T中的8T控制信号；PMOSFET晶体管M1的源极连接NMOSFET晶体管M2的漏极和栅极，并和NMOSFET晶体管M3的栅极连接；PMOSFET晶体管M1的栅极连接至BLB；NMOSFET晶体管M2的源极连接地；NMOSFET晶体管M3的漏极连接BLB，且该NMOSFET晶体管M3的源极连接地；利用WLB3信号和PMOSFET晶体管来控制所述电流镜补偿电路的开启，位线(BLB)通过复制的电流通路放电，从而达到补偿的目的。
-
公开(公告)号：CN110379449A
公开(公告)日：2019-10-25
申请号：CN201910599805.5
申请日：2019-07-04
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明公开了一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P-I-N正偏电流问题。提高了单元的写能力，降低了单元的静态功耗。
-
公开(公告)号：CN110379448A
公开(公告)日：2019-10-25
申请号：CN201910599322.5
申请日：2019-07-04
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明公开了一种具有高写裕度的9T TFET与MOSFET器件混合型SRAM单元电路，单元的整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P-I-N正偏电流问题。提高了单元的写能力，降低了单元的静态功耗。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.033 seconds)
