-
公开(公告)号：CN111741601B
公开(公告)日：2021-07-30
申请号：CN202010655648.8
申请日：2020-07-09
Applicant: 复旦大学
IPC: H05K1/18
Abstract: 本发明提供一种通用的可配置的有源基板电路结构，其特征在于，包括：多个chiplet模块，每个chiplet模块提供一个扩展槽位，以及一个用于为chiplet模块提供芯片工作电压的电源管理单元组成；若干个可编程路径选择模块，由一个用于控制可编程路径选择模块的开关控制器以及一个用于控制信号路径的路径电路组成；若干个收发互联网络模块，每个收发互联网络模块都由多个用于与可编程路径选择模块和chiplet模块连接的电路连接接口、一个用于控制收发互联网络中信号传输通道的选择开关矩阵，每个模块连接接口通过一个直接连接电路、一个发射电路和一个接收电路连接于开关矩阵；一个配置接口；以及可扩展模块，该可扩展模块为基于使用要求的多种不同的新器件。
-
公开(公告)号：CN104201170A
公开(公告)日：2014-12-10
申请号：CN201410386049.5
申请日：2014-08-07
Applicant: 复旦大学
IPC: H01L23/522
Abstract: 本发明属于集成电路技术领域，具体涉及一种立体包裹式金属-氧化层-金属电容。其内层极板由多层金属工艺作为第一金属层堆叠组成，外层极板也由多层金属工艺作为第二、三金属层堆叠组成。该结构的第一金属层被第二、三金属层以一种三维立体式的方式包裹覆盖，由两者之间的空隙由氧化层填充，形成该电容的有效电介质。该电容在有效缩小晶片面积的同时，能够达到满足千分之一的无源器件匹配精度要求，大小可以控制在1f法拉第以上。
-
公开(公告)号：CN104168020A
公开(公告)日：2014-11-26
申请号：CN201410408302.2
申请日：2014-08-19
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于模数转换器技术领域，具体为一种逐位逼近型模数转换器的电容非线性校准电路及方法。电路结构包括一数模转换器，时钟控制电路，校正逻辑控制电路，误差测量及存储电路，加法器逻辑，比较器以及逐位逼近型模数转换器逻辑电路。该方法步骤为：校准逻辑控制电路开启，模数转换器进行误差测量，误差测量及存储电路分别计算各位电容的误差系数并存储；待误差系数都存储完毕，校准逻辑控制电路关闭，模数转换器通过加法器将输出码与误差系数相加得到最终校准输出码。本发明适用于高精度低功耗逐位逼近型模数转换器，主要优势在于不增加额外模拟电路的情况下校准电容阵列中由于寄生电容及电容阵列失配引起的非线性误差，硬件及功耗代价小。
-
公开(公告)号：CN102006072B
公开(公告)日：2012-06-13
申请号：CN201010557112.9
申请日：2010-11-24
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种采用分组式T/H开关的低电压低功耗折叠内插模数转换器。该折叠内插模数转换器包含具有折叠单元模拟预处理模块或者内插模拟预处理模块；分组式T/H开关结构中，每个T/H开关所处理的后级预放大电路的数目至少两个。该模数转换器整体结构是由分组式T/H电路、参考电压电阻串、预放大电路阵列、N级级联的折叠电路、内插电路、比较器和编码电路构成。本发明的折叠模数转换器，可提高跟踪保持开关的高线性度设计，省略传统结构中T/H开关和预放大电路之间的隔离用电压驱动器，减小了模数转换器的功耗。
-
公开(公告)号：CN102055477B
公开(公告)日：2012-03-21
申请号：CN201010562963.2
申请日：2010-11-29
Applicant: 复旦大学
Abstract: 本发明属于集成电路制造技术领域，具体为一种幅度交织模拟数字混合信号处理电路。该电路至少包含与通道数成正比的的采样电容和前端开关阵列，折叠式多输入端运算放大器和基于高阻判断的模拟信号通路选择器。幅度交织技术通过无源器件的差值充放电原理，实现超越电源电压的信号储存，并且以数字的方式记录部分信号含有信息，从而达到简化运放设计指标，缓解先进工艺中低电源电压模拟电路的设计难题。
-
Patent Agency Ranking
公开(公告)号：CN102006073A
公开(公告)日：2011-04-06
申请号：CN201010605325.4
申请日：2010-12-24
Applicant: 复旦大学
Abstract: 本发明属于模数转换器技术领域，具体涉及一种多通道模数转换器及模数转换器的校准系统。该多通道模数转换器至少包含第一通道子模数转换器及第二通道子模数转换器，数字后台校准电路具有低通滤波器、乘法器、减法器、累加器、自适应延时步长计算器和可编程延时控制单元。且自适应延时步长计算器通过累加器与可编程延时控制单元相连，通过可编程延时单元完成对子通道模数转换器的采样时间误差的补偿。本发明通过数字后台校准电路内的自适应延时步长计算器、累加器和可编程延时控制单元对其它通道子模数转换器输出的模数转换结果进行校准，从而达到消除采样时间误差的效果，提高多通道模数转换器的分辨率。
-
公开(公告)号：CN119558364A
公开(公告)日：2025-03-04
申请号：CN202411446822.2
申请日：2024-10-16
IPC: G06N3/063 , G06F15/78 , G06N3/0464 , G06N3/0455 , G06N3/048
Abstract: 本发明提供了一种面向大语言模型的多芯粒存算一体计算装置，具有这样的特征，包括一个IO芯粒和多个PIM芯粒，其中，IO芯粒包括：嵌入模块用于生成嵌入向量并添加位置编码；IO侧数据通信模块对待计算向量进行裁切并分配至各个PIM芯粒，并接收各个PIM芯粒发送的局部计算反馈向量；同步模块，用于将各个局部计算反馈向量进行同步以及执行残差相加和层归一化计算；token存储器，PIM芯粒包括：PIM侧数据通信模块；全局存储器；多个PIM‑bank模块存储有大语言模型的网络权重，用于根据局部计算向量执行向量‑矩阵乘法生成对应的局部计算反馈向量；softmax模块。总之，本方法能够提高大语言模型的推理速度。
-
公开(公告)号：CN114095022B
公开(公告)日：2024-04-23
申请号：CN202111407498.X
申请日：2021-11-24
Applicant: 复旦大学
IPC: H03M1/10 , G06N3/0499 , G06N3/084
Abstract: 本发明属于集成电路技术领域，具体为一种基于机器学习的分裂流水线逐次逼近模数转换器校准方法。本发明方法包括：使用开环余量放大器的分裂式流水线逐次逼近型模数转换器模型，完成输入模拟信号到数字码值的转换；采用神经网络失真补偿模块，通过补偿模拟电路引入的失真，完成对输出结果的数字后台校准。对该神经网络的训练不需要关于ADC结构的相关信息，且输出的数据具有稀疏性。通过对矩阵稀疏情况分析并剪枝，以降低神经网络的计算量；同时可由稀疏情况预测ADC的级数分配等结构信息。本发明对使用开环余量放大器的分裂式流水线逐次逼近型模数转换器电路结构具有广泛适用性，并且可以得到超过LMS校准算法的精度。
-
-
公开(公告)号：CN111741601A
公开(公告)日：2020-10-02
申请号：CN202010655648.8
申请日：2020-07-09
Applicant: 复旦大学
IPC: H05K1/18
Abstract: 本发明提供一种通用的可配置的有源基板电路结构，其特征在于，包括：多个chiplet模块，每个chiplet模块提供一个扩展槽位，以及一个用于为chiplet模块提供芯片工作电压的电源管理单元组成；若干个可编程路径选择模块，由一个用于控制可编程路径选择模块的开关控制器以及一个用于控制信号路径的路径电路组成；若干个收发互联网络模块，每个收发互联网络模块都由多个用于与可编程路径选择模块和chiplet模块连接的电路连接接口、一个用于控制收发互联网络中信号传输通道的选择开关矩阵，每个模块连接接口通过一个直接连接电路、一个发射电路和一个接收电路连接于开关矩阵；一个配置接口；以及可扩展模块，该可扩展模块为基于使用要求的多种不同的新器件。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.025 seconds)
